公开(公告)号：CN100370615C

公开(公告)日：2008-02-20

申请号：CN200510052500.0

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)，漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中，利用左右(图中上下)的“I”，导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51)，中央的“-”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1832178A

公开(公告)日：2006-09-13

申请号：CN200610009573.6

申请日：2001-02-13

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  岩松俊明 ,  平野有一

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L21/76264 ,  H01L21/3143 ,  H01L21/3185 ,  H01L21/76283 ,  H01L21/84

Abstract: 本发明的目的在于得到一种在具备PT I结构的隔离绝缘膜的半导体装置中抑制衬底浮游效应、隔离特性和耐压提高了的半导体装置及其制造方法。其解决方法是在覆盖形成于半导体层的表面上的元件的上表面的层间绝缘膜之间形成氮化硅膜。

公开(公告)号：CN1187811C

公开(公告)日：2005-02-02

申请号：CN00131437.8

申请日：2000-10-18

Applicant: 三菱电机株式会社

Inventor： 岩松俊明 ,  一法师隆志 ,  松本拓治

IPC: H01L21/76 ,  H01L21/00

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76281 ,  H01L21/76283 ,  H01L27/1203

Abstract: 本发明提供一种包含不加厚栅氧化膜而防止了栅氧化膜的绝缘破坏的的MOS晶体管的半导体装置及其制造方法。合并隔离氧化膜(BT1)的栅电极(GT13)一侧的部分贯通SOI层(3)到达埋入氧化膜(2)，而栅电极(GT12)一侧的部分成为在其下部具有阱区的剖面形状。而且，合并隔离氧化膜(BT1)的端部边缘部的形状成为LOCOS隔离氧化膜中的鸟翅状。其结果，栅氧化膜(G012)和(G013)的端部边缘部的部分的厚度在局部变厚。