半导体装置
    12.
    发明公开

    公开(公告)号:CN113921604A

    公开(公告)日:2022-01-11

    申请号:CN202110756289.X

    申请日:2021-07-05

    Abstract: 本发明涉及半导体装置。目的在于提供能够有效地降低恢复损耗的技术。在二极管区域的第1主面侧设置有第1阳极层以及第1接触层,在边界区域的第1主面侧设置有第2阳极层以及第2接触层。第2阳极层的第2导电型的杂质浓度比第1阳极层的第2导电型的杂质浓度低,或者,边界区域处的以发射极电极与半导体基板接触的面积为基准的第2接触层的占有面积比例比二极管区域处的以发射极电极与半导体基板接触的面积为基准的第1接触层的占有面积比例小。

    半导体装置
    13.
    发明公开

    公开(公告)号:CN113764520A

    公开(公告)日:2021-12-07

    申请号:CN202110591432.4

    申请日:2021-05-28

    Abstract: 提供提高了半导体基板的背面侧的设计自由度的半导体装置。半导体装置在共通的半导体基板形成有晶体管和二极管,其中,半导体基板具有:晶体管区域,其形成有晶体管;以及二极管区域,其形成有二极管,晶体管区域的第2主面侧的第1电极、二极管区域的第2主面侧的第2电极由不同的材料构成。

    半导体装置
    14.
    发明公开

    公开(公告)号:CN113451391A

    公开(公告)日:2021-09-28

    申请号:CN202110295192.3

    申请日:2021-03-19

    Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2)的半导体装置,绝缘栅型双极晶体管区域(1)具有:第2导电型的基极层(9),其设置于第1主面侧的表层;第1导电型的发射极层(8),其选择性地设置于基极层(9)的第1主面侧的表层;栅极电极(7a),其设置于半导体基板的第1主面侧,在沿第1主面的第1方向上并列配置多个,隔着栅极绝缘膜(6a)面向发射极层(8)、基极层(9)及漂移层(12);以及第1导电型的载流子注入抑制层(10),其选择性地设置于基极层(9)的第1主面侧的表层,在第1方向上被基极层(9)夹着。

    半导体装置
    15.
    发明公开

    公开(公告)号:CN113394279A

    公开(公告)日:2021-09-14

    申请号:CN202110244642.6

    申请日:2021-03-05

    Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)构成为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2),绝缘栅型双极晶体管区域具有:第2导电型的基极层(9),设置于第1主面侧的表层;以及第1导电型的发射极层(8),选择性地设置于基极层(9)的第1主面侧的表层,俯视观察时在第1方向上具有宽度方向,二极管区域具有:第2导电型的阳极层(11),设置于第1主面侧的表层;以及第1导电型的载流子注入抑制层(10),选择性地设置于阳极层的第1主面侧的表层,俯视观察时在第2方向上具有宽度方向,俯视观察时第2方向上的载流子注入抑制层的宽度(W1)比第1方向上的发射极层的宽度(W2)窄。

    半导体装置
    17.
    发明授权

    公开(公告)号:CN113921604B

    公开(公告)日:2024-11-22

    申请号:CN202110756289.X

    申请日:2021-07-05

    Abstract: 本发明涉及半导体装置。目的在于提供能够有效地降低恢复损耗的技术。在二极管区域的第1主面侧设置有第1阳极层以及第1接触层,在边界区域的第1主面侧设置有第2阳极层以及第2接触层。第2阳极层的第2导电型的杂质浓度比第1阳极层的第2导电型的杂质浓度低,或者,边界区域处的以发射极电极与半导体基板接触的面积为基准的第2接触层的占有面积比例比二极管区域处的以发射极电极与半导体基板接触的面积为基准的第1接触层的占有面积比例小。

    半导体装置
    18.
    发明授权

    公开(公告)号:CN113764520B

    公开(公告)日:2024-11-22

    申请号:CN202110591432.4

    申请日:2021-05-28

    Abstract: 提供提高了半导体基板的背面侧的设计自由度的半导体装置。半导体装置在共通的半导体基板形成有晶体管和二极管,其中,半导体基板具有:晶体管区域,其形成有晶体管;以及二极管区域,其形成有二极管,晶体管区域的第2主面侧的第1电极、二极管区域的第2主面侧的第2电极由不同的材料构成。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN114792720A

    公开(公告)日:2022-07-26

    申请号:CN202210071008.1

    申请日:2022-01-21

    Abstract: 提供抑制了耐压降低的半导体装置及半导体装置的制造方法。IGBT区域(10)具有:n型载流子积蓄层(2),其与n‑型漂移层(1)接触而设置于n‑型漂移层(1)的第1主面(1a)侧,与n‑型漂移层(1)相比n型杂质浓度高;p型基极层(15),其设置于n型载流子积蓄层(2)和1主面(1a)之间;n+型的发射极层(13),其选择性地设置于p型基极层(15)的表层部;以及栅极电极(11a),其设置为隔着绝缘膜与n+型发射极层(13)及p型基极层(15)相对,二极管区域(20)具有p型阳极层(25),其设置于n‑型漂移层(1)和第1主面(1a)之间,并设置于距离第1主面(1a)的深度比n型载流子积蓄层(2)和n‑型漂移层(1)的边界深的位置为止。

    半导体装置
    20.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN112420819A

    公开(公告)日:2021-02-26

    申请号:CN202010830288.0

    申请日:2020-08-18

    Abstract: 本公开涉及半导体装置,其目的在于得到能够抑制由镀敷导致的对半导体基板的损伤并实现高可靠性的半导体装置。本公开涉及的半导体装置具有:半导体基板;下部电极,其设置于该半导体基板之上;绝缘膜,其设置于该半导体基板之上,将该下部电极包围;以及镀敷电极,其设置于该下部电极之上,该镀敷电极在上表面具有凸部,该凸部具有:第1部分,其在与该半导体基板的上表面平行的第1方向延伸;以及第2部分,其在与该半导体基板的该上表面平行且与该第1方向交叉的第2方向延伸,该镀敷电极比该绝缘膜薄。

Patent Agency Ranking