公开(公告)号：CN116264247A

公开(公告)日：2023-06-16

申请号：CN202211581116.X

申请日：2022-12-09

Applicant: 三菱电机株式会社

Inventor： 田中香次 ,  小西和也

IPC: H01L29/40 ,  H01L29/739

Abstract: 使具有以铜为主要成分的电极和由有机树脂构成的保护膜的半导体装置的可靠性提高。半导体装置具有：金属电极即发射极电极(14)，其形成于半导体基板(30)之上；第1钝化膜(20)，其由有机树脂之外的材料构成，将发射极电极(14)的一部分覆盖；以及第2钝化膜(21)，其由有机树脂构成，隔着第1钝化膜(20)将发射极电极(14)的一部分覆盖。在发射极电极(14)之上，形成有与发射极电极(14)的没有被第1钝化膜(20)覆盖的部分连接的以铜为主要成分的铜电极(22)。第2钝化膜(21)与铜电极(22)分离。

公开(公告)号：CN116169167A

公开(公告)日：2023-05-26

申请号：CN202211446972.4

申请日：2022-11-18

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  西康一 ,  小西和也

IPC: H01L29/739 ,  H01L29/423

Abstract: 本发明的目的在于在反向导通绝缘栅双极晶体管即RC‑IGBT中提高闩锁耐量并且降低接通电压。RC‑IGBT(101)具有：多个栅极电极(11a)，它们设置于多个栅极沟槽(11T)内；多个哑栅极电极(12a)，它们设置于多个哑沟槽(12T)内，具有位于与多个栅极电极的上表面相比靠下的位置处的上表面；层间绝缘膜(4)，其形成于半导体基板(50)的上表面，具有在各哑栅极电极的上方使各哑沟槽的至少一侧的侧壁露出的第1接触孔(17)；以及发射极电极(6)，其设置于层间绝缘膜之上及第1接触孔内，在从第1接触孔露出的各哑沟槽(12T)的侧壁处与基极层(15)电连接。在2个栅极沟槽之间配置至少1个哑沟槽。

公开(公告)号：CN109478513B

公开(公告)日：2021-09-28

申请号：CN201780041744.X

申请日：2017-06-05

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  小西和也 ,  海老原洪平

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 目的在于提供一种能够提高闩锁破坏耐量的技术。半导体装置具备发射极区域、基极接触区域、埋入区域以及载流子捕获区域。发射极区域和基极接触区域在彼此邻接的状态下在基极区域的上表面内选择性地配设。埋入区域配设于基极接触区域或发射极区域的下方的漂移区域内。载流子捕获区域配设于埋入区域与基极区域之间，载流子寿命比漂移区域低。

公开(公告)号：CN108292686A

公开(公告)日：2018-07-17

申请号：CN201680051471.2

申请日：2016-11-30

Applicant: 三菱电机株式会社

Inventor： 中村勇 ,  小西和也

IPC: H01L29/861 ,  C30B25/20 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。碳化硅外延基板(51)具备：一导电型的碳化硅单晶基板(10)、上述一导电型的第1碳化硅层(21)、上述一导电型的第2碳化硅层(22)、和上述一导电型的第3碳化硅层(23)。碳化硅单晶基板(10)具备第1杂质浓度。第1碳化硅层(21)在碳化硅单晶基板(10)上方设置，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层(22)在第1碳化硅层(21)上方设置，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层(23)在第2碳化硅层(22)上方设置，具有比第2杂质浓度低的第4杂质浓度。

公开(公告)号：CN108140674A

公开(公告)日：2018-06-08

申请号：CN201680059211.X

申请日：2016-06-27

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  田中梨菜 ,  福井裕 ,  足立亘平 ,  小西和也

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49

Abstract: 层间绝缘膜(6)以比栅极绝缘膜(305)的厚度大的厚度覆盖带状栅电极(204S)，设置有带状沟槽(TS)的外侧的第1接触孔(CH1)、和带状沟槽(TS)内的第2接触孔(CH2)。在俯视时，存在在长度方向上延伸的活性带状区域(RA)以及接触带状区域(RC)。在与长度方向垂直的方向上交替反复配置有活性带状区域(RA)和接触带状区域(RC)。在活性带状区域(RA)中，源电极(5)经由第1接触孔(CH1)与源极区域(303)连接。在接触带状区域中，源电极(5)经由第2接触孔(CH2)与保护扩散层(306)连接。

公开(公告)号：CN118073406A

公开(公告)日：2024-05-24

申请号：CN202311538296.8

申请日：2023-11-17

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  阪口浩介 ,  小西和也

IPC: H01L29/423 ,  H01L29/739 ,  H01L27/07

Abstract: 提供能够将埋入电极稳定地与发射极电位连接的半导体装置。本发明涉及的半导体装置具有：半导体基板，具有n型第1半导体层、其上的n型第2半导体层、其上的p型第3半导体层、第3半导体层的上层部的n型第4半导体层；多个第1沟槽栅极，其贯穿第4～第2半导体层而到达第1半导体层内；层间绝缘膜，其覆盖多个第1沟槽栅极；第1主电极，其与第4半导体层相接；以及第2主电极，其设置在与第1主电极相反侧，多个第1沟槽栅极具有下部侧的第1栅极电极和上部侧的第2栅极电极而形成2级构造，多个第1沟槽栅极在设置于主电流流动的有源区域的中央部的电极引出区域被切断，在该部分通过与第1栅极电极连接的第1电极引出部与第1主电极连接。

公开(公告)号：CN115810629A

公开(公告)日：2023-03-17

申请号：CN202211102670.5

申请日：2022-09-09

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  古川彰彦 ,  西康一 ,  藤井秀纪 ,  曾根田真也 ,  小西康雄

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/861

Abstract: 提供使dV/dt的控制性提高，降低了导通损耗的半导体装置。在共通的半导体基板形成晶体管和二极管，具有晶体管区域和二极管区域，二极管区域具有：n型的第1半导体层，其设置于半导体基板的第2主面侧；n型的第2半导体层，其设置于第1半导体层之上；p型的第3半导体层，其与第2半导体层相比设置于半导体基板的第1主面侧；第1主电极，其对二极管赋予第1电位；第2主电极，其对二极管赋予第2电位；以及哑有源沟槽栅极，其是以从半导体基板的第1主面到达第2半导体层的方式设置的，哑有源沟槽栅极在两个侧面的至少一者侧具有未被赋予第1电位而是成为浮置状态的第3半导体层，对哑有源沟槽栅极赋予晶体管的栅极电位。

公开(公告)号：CN114725184A

公开(公告)日：2022-07-08

申请号：CN202111670175.X

申请日：2021-12-31

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  新田哲也 ,  玉城朋宏 ,  曾根田真也

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 目的在于得到能够对集电极电压拖尾进行抑制的半导体装置。本发明涉及的半导体装置具有：基板，其具有上表面和背面；第1导电型的漂移层，其设置于基板；第2导电型的基极层，其设置于基板中的漂移层之上；第1导电型的源极层，其设置于基极层的上表面侧；第1电极，其设置于基板的上表面，与源极层电连接；第2电极，其设置于基板的背面；栅极电极；沟槽栅极，其从基板的上表面将源极层和基极层贯穿而延伸至漂移层，与栅极电极或第1电极电连接；以及第2导电型的第1底层，其设置于漂移层中的沟槽栅极之下，第1底层中的杂质浓度在厚度方向上成为峰值的部分与沟槽栅极之间的第1距离大于1μm。

公开(公告)号：CN114628502A

公开(公告)日：2022-06-14

申请号：CN202111505801.X

申请日：2021-12-09

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  曾根田真也 ,  新田哲也 ,  古川彰彦

IPC: H01L29/10 ,  H01L29/739 ,  H01L29/78 ,  H01L21/331 ,  H01L21/336

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够实现适当的沟道区域的技术。半导体装置具有：第一接触层，其与第一沟槽接触部的下部连接；以及第二接触层，其与第二沟槽接触部的下部连接。在俯视观察时，第一沟槽的第一侧部与第一沟槽接触部之间的距离比第一沟槽的第二侧部与第二沟槽接触部之间的距离大，在剖视观察时，第一接触层与第一侧部分离，第二接触层与第二侧部连接。

公开(公告)号：CN114447097A

公开(公告)日：2022-05-06

申请号：CN202111244415.X

申请日：2021-10-25

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  西康一 ,  新田哲也

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/739

Abstract: 目的在于提供能够降低接通电压的技术。半导体装置具有：载流子积蓄层；作为上层多晶硅的上层有源部，其配置于沿着将载流子积蓄层贯通的沟槽的上部的内壁的第1绝缘膜之上，与栅极电极连接；以及下层多晶硅，其配置于沿着沟槽的下部的内壁的第2绝缘膜之上，在下层多晶硅与上层有源部之间配置有第3绝缘膜。上层有源部的下端与载流子积蓄层的下端相比位于下方。