-
公开(公告)号：CN100454580C
公开(公告)日：2009-01-21
申请号：CN200610127219.3
申请日：2006-09-12
Applicant: 三洋电机株式会社
CPC classification number: H01L29/0696 , H01L29/0619 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/42368 , H01L29/4933 , H01L29/7816
Abstract: 在以往的半导体装置中，按照有源区域形成无源区域，由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中，以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域，椭圆形状的曲线区域(R)用作无源区域。在无源区域中，按照曲线形状形成有P型的扩散层(3)。另外，在无源区域的一部分中，形成有P型的扩散层(4)。而且，P型的扩散层(3、4)形成为浮置扩散层，与绝缘层上的金属层进行电容结合，成为施加规定电位的状态。根据该结构，可以提高无源区域中的耐压特性，并且可以维持有源区域的电流能力。
-
公开(公告)号：CN101154690A
公开(公告)日：2008-04-02
申请号：CN200710153471.6
申请日：2007-09-20
IPC: H01L29/872 , H01L29/861 , H01L23/62
CPC classification number: H01L29/872 , H01L27/0255 , H01L29/0619 , H01L29/063 , H01L29/0692 , H01L29/402 , H01L29/47 , H01L29/861 , H01L29/866
Abstract: 一种半导体装置，现有半导体装置存在肖特基势垒二极管的反倾斜电流过度增大的问题。本发明的半导体装置具有：形成于N型外延层(3)上的P型第一阳极扩散层(5)；按照包围所述第一阳极扩散层(5)的方式形成且杂质浓度比该第一阳极扩散层(5)低的第二阳极区域(9A)；形成于所述外延层(3)的N型阴极扩散层(7A、8A)；所述第一及第二阳极扩散层(5、9A)上形成的肖特基势垒用金属层(14)。
-
公开(公告)号：CN1841741A
公开(公告)日：2006-10-04
申请号：CN200610004208.6
申请日：2006-01-28
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，在施加有高电位的配线层在分离区域上面交叉的区域存在在该分离区域耐压劣化的问题。在本发明的半导体装置中，在衬底(2)上堆积外延层(3)，在被分离区域(4)区分的区域形成有LDMOSFET1。在与漏极电极(16)连接的配线层(18)于分离区域(4)上面交叉的区域，在配线层(18)下方形成有接地电位的导电屏极(24)和浮置状态的导电屏极(25)。根据该结构，在配线层(18)下方，分离区域(4)附近的电场被缓和，LDMOSFET1的耐压特性提高。
-
公开(公告)号：CN101442073B
公开(公告)日：2011-02-09
申请号：CN200710306670.6
申请日：2007-11-23
IPC: H01L29/78 , H01L29/06 , H01L27/088 , H01L21/336 , H01L21/8234
Abstract: 一种在含有DMOS晶体管的半导体器件中，减小芯片面积且导通电阻低、电流驱动能力高的DMOS晶体管。在N型外延层(2)的表面上形成相反导电类型(P型)的P+W层(4)，在该P+W层(4)内形成DMOS晶体管(50)。用P+W层(4)使外延层(2)与漏极区域绝缘。由此，就能够在用绝缘分离层(15)包围的一个区域内混载DMOS晶体管和其它的器件元件。此外，在栅极(6)下方的P+W层(4)的表面区域中形成N型FN层(20)。形成与栅极(6)的漏极层(12)侧的端部相邻接的N+D层(23)。此外，在漏极层(12)的接触区域的下方，形成比漏极层(12)更深的P型杂质层(P+D层(22)、FP层(24))。
-
公开(公告)号：CN101442072B
公开(公告)日：2011-02-09
申请号：CN200710306669.3
申请日：2007-11-23
Abstract: 本发明涉及一种半导体器件，特别涉及一种具有高的源·漏极耐压BVds且低导通电阻、电流驱动能力高的MOS晶体管。在漂移区(12)内形成用于降低导通电阻的N阱层(25、26)，降低导通电阻。在栅极(5)的下方形成N阱层(25)，使其与N阱层(26)仅离开规定距离。借助于此离开的空间，确保栅极(5)的漏极层(11)侧的端部处的耐压。此外，在包含外延层(2)表面的P+L层(13)的区域中形成N阱层(26)。N阱层(26)的漏极层(11)侧的端部位于P+L层(13)的漏极层(11)侧的端部附近，远离N阱层(10)。借助于此离开的空间，容易从P+L层(13)扩展耗尽层，进一步确保耐压。
-
Patent Agency Ranking
公开(公告)号：CN101026192B
公开(公告)日：2010-06-16
申请号：CN200710084957.9
申请日：2007-02-17
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7835 , H01L29/086 , H01L29/0878 , H01L29/0886 , H01L29/402 , H01L29/66659
Abstract: 本发明提供一种高耐压MOS晶体管，其具有高的栅极耐压和高的源极-漏极耐压，并且具有低的接通电阻。其在外延硅层(2)上，经由LOCOS膜(4)形成栅极电极(5)。在LOCOS膜(4)的左侧形成P型第一漂移层(6)，在LOCOS膜(4)的右侧的外延硅层(2)表面上，与第一漂移层(6)相向，且在其间夹着栅极电极(5)而配置P+型源极层(7)。形成有比第一漂移层(6)更深地向外延硅层(2)中扩散、并从第一漂移层(6)下方向LOCOS膜(4)的左侧下方延伸的P型第二漂移层(9)。在LOCOS膜(4)的左端下方的第二漂移层(9)的下部形成有凹部R。
-
公开(公告)号：CN100454583C
公开(公告)日：2009-01-21
申请号：CN200610073802.0
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。
-
公开(公告)号：CN101026189A
公开(公告)日：2007-08-29
申请号：CN200710005359.8
申请日：2007-02-14
Applicant: 三洋电机株式会社
Inventor： 中谷清史
IPC: H01L29/73 , H01L21/822
CPC classification number: H01L29/7322 , H01L21/8249 , H01L27/0623 , H01L29/1004
Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在难以形成具有优良的高频特性的高耐压NPN晶体管的问题。本发明的半导体装置中，在P型硅基板(3)上形成N型外延层(4)。在N型外延层(4)上，形成作为基极区域的P型扩散层(31)、(32)，作为集电极区域的N型扩散层(27)、(28)、(29)、(30)，作为发射极区域的N型扩散层(35)。此时，P型扩散层(31)、(32)成为双重扩散结构，基极区域的表面及其附近区域的杂质浓度为高浓度。通过这样的结构，能够保持NPN晶体管(2)的耐压特性，并且能够提高高频特性及电流增幅率。
-
公开(公告)号：CN1855550A
公开(公告)日：2006-11-01
申请号：CN200610073802.0
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。
-
公开(公告)号：CN1855549A
公开(公告)日：2006-11-01
申请号：CN200610073801.6
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供了一种半导体装置。在现有的半导体装置中，存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且，与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18)，可得到场板效果。通过该结构，减小耗尽层的大的曲率变化，使保护二极管(1)的耐压特性提高。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.02 seconds)
