公开(公告)号：CN1776914A

公开(公告)日：2006-05-24

申请号：CN200510084792.6

申请日：2005-07-21

Applicant: 三星电子株式会社

Inventor： 蔡洙杜 ,  金汶庆 ,  李兆远 ,  金桢雨

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/8247 ,  H01L21/336

CPC classification number: G11C16/0475 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7923

Abstract: 本发明提供了多位非易失性存储器件及其操作方法和制造方法。存储器件包括形成在半导体衬底内的沟道区及与沟道区形成肖特基接触的源极和漏极。而且，中心栅极电极位于沟道区的一部分上，且第一和第二侧壁栅极电极沿着中心栅极电极的外侧形成在沟道区上。第一和第二存储节点形成在沟道区和侧壁栅极电极之间。

公开(公告)号：CN1571161A

公开(公告)日：2005-01-26

申请号：CN200410064028.8

申请日：2004-04-30

Applicant: 三星电子株式会社

Inventor： 蔡洙杜 ,  金桢雨 ,  李正贤 ,  金汶庆 ,  黄显相

IPC: H01L27/115 ,  H01L27/105 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L21/28194 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66833

Abstract: 本发明提供一种非易失性半导体存储器件，它包括具有以预定距离隔开的源区和漏区的半导体衬底，以及形成在衬底上的源区和漏区之间的栅极叠层，栅极叠层的一端接触源区而栅极叠层的另一端接触漏区，其中，栅极叠层包括：隧道层；掺杂以预定第一掺杂杂质、具有比氮化物(Si3N4)膜更高的介电常数的第一俘获材料膜；具有比氮化物膜更高的介电常数的第一绝缘膜；以及栅电极，所有这些膜被顺序淀积到衬底上。本发明还提供了一种能够根据掺杂浓度来有效控制俘获密度的非易失性半导体存储器件，从而在较低的工作电压下提高数据的写入/抺去速度。