-
公开(公告)号：CN1067182C
公开(公告)日：2001-06-13
申请号：CN97125498.2
申请日：1997-12-12
Applicant: 三星电子株式会社
Inventor： 金承允
CPC classification number: H02J7/022 , H02M3/3385 , Y02B40/90
Abstract: 电池再充电电路，能抵御供电电压变化而稳定工作。该电路包括：电压源：AC-DC转换器，将电压源的AC供电电压转换成DC电压，以产生充电电压；电压检测器，将充电电压与标准电压比较，当达到标准电压时产生电压控制信号；电流检测器，将充电电流与标准电流比较，当达到标准电流时产生电流控制信号；控制器，包括接在电压源与AC-DC转换器间的开关元件，以接通和切断电压源与AC-DC转换器间的通路而保持恒定的充电电压。
-
公开(公告)号：CN117896984A
公开(公告)日：2024-04-16
申请号：CN202310698983.X
申请日：2023-06-13
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和包括该半导体装置的电子系统。所述半导体装置包括：第一栅极堆叠结构，包括彼此交替地堆叠的第一介电图案和第一导电图案；存储器沟道结构，包括穿透第一栅极堆叠结构的第一存储器部分；贯通接触件，包括在与第一存储器部分的水平相同的水平处的第一贯通部分；以及连接接触件，包括在与第一存储器部分的水平和第一贯通部分的水平相同的水平处的第一连接部分。第一存储器部分的最小宽度小于第一贯通部分的最小宽度和第一连接部分的最小宽度。
-
公开(公告)号：CN117641920A
公开(公告)日：2024-03-01
申请号：CN202310489265.1
申请日：2023-05-04
Applicant: 三星电子株式会社
Abstract: 一种三维半导体器件包括：源极结构，包括单元区和延伸区；栅极堆叠结构，设置在源极结构上，该栅极堆叠结构包括彼此交替地堆叠的绝缘图案和导电图案；绝缘结构，设置在栅极堆叠结构上，该绝缘结构包括多个绝缘层；存储沟道结构，穿透栅极堆叠结构，并电连接到单元区；分离结构，穿透栅极堆叠结构，并从单元区延伸到延伸区；以及穿透插塞，穿透栅极堆叠结构和延伸区，其中，穿透插塞包括：第一插塞部分，穿透栅极堆叠结构；以及第二插塞部分，在第一插塞部分上，其中，分离结构包括：第一分离部分，穿透栅极堆叠结构；以及第二分离部分，在第一分离部分上，并且其中，第一插塞部分的顶表面与第一分离部分的顶表面处于基本相同的高度处。
-
公开(公告)号：CN117641916A
公开(公告)日：2024-03-01
申请号：CN202311099375.3
申请日：2023-08-29
Applicant: 三星电子株式会社
IPC: H10B41/27 , H10B41/30 , H10B41/40 , H10B43/27 , H10B43/30 , H10B43/40 , H10B51/20 , H10B51/30 , H10B51/40 , H10B63/10 , H10B63/00
Abstract: 示例实施方式提供半导体器件和包括该半导体器件的数据存储系统。该半导体器件可以包括第一结构、在第一结构上的第二结构以及穿过第一结构和第二结构的栅极接触插塞。第一结构可以包括：包括交替堆叠的第一栅极层和第一绝缘层的第一堆叠结构、穿过第一堆叠结构的至少第一部分的第一焊盘覆盖图案、以及穿过第一堆叠结构的至少第二部分并与第一焊盘覆盖图案间隔开的第一缓冲覆盖图案。第二结构可以包括：包括交替堆叠的第二栅极层和第二绝缘层的第二堆叠结构、以及穿过第二堆叠结构的至少一部分的第二焊盘覆盖图案。第一栅极层可以包括由第一焊盘覆盖图案覆盖的第一栅极焊盘。
-
公开(公告)号：CN116264775A
公开(公告)日：2023-06-16
申请号：CN202211553881.0
申请日：2022-12-06
Applicant: 三星电子株式会社
Abstract: 本发明构思涉及三维半导体存储器件和包括其的电子系统。该三维半导体存储器件包括：堆叠结构，包括顺序堆叠在衬底上的接地选择线、第一字线、第二字线和串选择线；垂直沟道结构，穿透堆叠结构并被排列以形成多列；下分离结构，在第一方向上与堆叠结构的下部交叉，并沿与第一方向交叉的第二方向划分接地选择线；以及第一上分离结构和第二上分离结构，在第一方向上与堆叠结构的上部交叉，并沿第二方向划分串选择线，其中下分离结构和第一上分离结构与垂直沟道结构的所述列之一垂直重叠，并且第二上分离结构提供在垂直沟道结构之间。
-
Patent Agency Ranking
公开(公告)号：CN115589725A
公开(公告)日：2023-01-10
申请号：CN202210707659.5
申请日：2022-06-21
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件和数据存储系统，所述器件包括：下结构；以及上结构，位于所述下结构上并且包括存储单元阵列，其中，所述下结构包括：半导体衬底；第一有源区和第二有源区，在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定；以及第一栅极图案结构和第二栅极图案结构，在所述半导体衬底上沿所述第一方向延伸以分别与所述第一有源区和所述第二有源区交叉，所述第一栅极图案结构和所述第二栅极图案结构分别具有在所述第一方向上以面对的方式彼此间隔开的第一端部和第二端部，并且在俯视图中，所述第一端部和所述第二端部在相反的方向上远离彼此凹入地弯曲。
-
公开(公告)号：CN115472617A
公开(公告)日：2022-12-13
申请号：CN202210650009.1
申请日：2022-06-09
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L25/18
Abstract: 提供了半导体存储器装置和制造半导体存储器装置的方法。所述半导体存储器装置包括：单元单位，包括堆叠结构和穿过堆叠结构的沟道结构，堆叠结构位于基底上，堆叠结构包括至少一个串选择栅极和多个单元栅极；单元分隔结构，在第一方向上使单元单位分离；以及栅极切割结构，在相邻的单元分隔结构之间对单元单位内的区域进行限定。单元单位包括：第一区域，被限定在第一单元分隔结构与第一栅极切割结构之间；以及第二区域，被限定在第一栅极切割结构与第二栅极切割结构之间。所述至少一个串选择栅极在第二区域中由导电材料占据的区域的比率比至少一个单元栅极在第二区域中由导电材料占据的区域的比率大。
-
公开(公告)号：CN117677200A
公开(公告)日：2024-03-08
申请号：CN202311144112.X
申请日：2023-09-05
Applicant: 三星电子株式会社
Abstract: 一种竖直存储器件，包括：下焊盘图案，设置在衬底上；单元堆叠结构，设置在下焊盘图案上并包括第一绝缘层和栅极图案，其中，单元堆叠结构具有阶梯形状；贯通单元接触部，包括第一贯通部分和第一突起，其中，第一贯通部分穿过单元堆叠结构的一部分，并且其中，第一突起从第一贯通部分突出并接触栅极图案中的最上面栅极图案；以及第一绝缘图案，至少部分地围绕第一贯通部分的在第一突起下方的侧壁，其中，从第一贯通部分起，在水平方向上第一绝缘图案比第一突起长，并且其中，第一突起的竖直厚度大于最上面栅极图案的竖直厚度。
-
公开(公告)号：CN117479541A
公开(公告)日：2024-01-30
申请号：CN202310857894.5
申请日：2023-07-13
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括：基底；导电层；以及连接到导电层的接触插塞。接触插塞包括第一部分；以及顺序堆叠的第二部分，其中，第一部分的上表面的宽度比第二部分的下表面的宽度宽。接触插塞包括阻挡层；阻挡层上的第一导电层；以及第一导电层上的第二导电层。第二导电层包括孔隙。阻挡层、第一导电层和第二导电层在第一部分和第二部分中连续延伸。阻挡层具有第一厚度，第二导电层具有等于或大于第一厚度的第二厚度，并且第一导电层具有等于或大于第二厚度的第三厚度。
-
公开(公告)号：CN115715088A
公开(公告)日：2023-02-24
申请号：CN202210974266.0
申请日：2022-08-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括交替层间绝缘层和栅电极的堆叠结构、垂直穿透堆叠结构并在第一方向上延伸以在第二方向上分离栅电极的分离结构、以及垂直穿透堆叠结构并以恒定节距布置的垂直结构。在平面图中，垂直结构沿着远离分离结构一侧在第二方向上顺序布置的阵列线布置。垂直结构包括沟道结构、接触结构和虚设结构，沟道结构具有沟道层，接触结构包括金属插塞并具有在比沟道结构的上表面的水平高的水平的上表面，虚设结构与接触结构相邻地设置。沟道结构、虚设结构和接触结构被设置为在至少一条阵列线上彼此对齐。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.035 seconds)
