公开(公告)号：CN111090387A

公开(公告)日：2020-05-01

申请号：CN201910952640.5

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 金旼秀 ,  高兑京 ,  金大正 ,  金度翰 ,  金成峻 ,  申院济 ,  李光熙 ,  李昌珉 ,  崔仁寿

IPC: G06F3/06

Abstract: 提供了存储模块、操作其的方法以及操作控制其的主机的方法。所述存储模块包括动态随机存取存储器(DRAM)装置、非易失性存储器装置和高速缓冲存储器。操作所述存储模块的方法包括：响应于外部设备进入页面故障模式，将存储在所述非易失性存储器装置中的目标数据复制到所述高速缓冲存储器；从所述外部设备接收第一刷新命令；以及响应于所述第一刷新命令，在第一刷新参考时间内执行与所述DRAM装置相关联的第一刷新操作，并且将复制到所述高速缓冲存储器的所述目标数据移动到所述DRAM装置。

公开(公告)号：CN1764174A

公开(公告)日：2006-04-26

申请号：CN200510108666.X

申请日：2005-10-18

Applicant: 三星电子株式会社

Inventor： 田贤培 ,  金度翰

IPC: H04L25/03

CPC classification number: H04N5/211 ,  H03H17/0266 ,  H04L25/03057 ,  H04L2025/03547 ,  H04L2025/03687

Abstract: 提供了一种可以使用重叠的滤波器簇(bank)来减少信号失真均衡器以及用于该均衡器的方法。所述均衡器可以包括滤波器电路和滤波器控制电路。所述均衡器及其方法可以减少滤波的信号中的失真。

公开(公告)号：CN119229918A

公开(公告)日：2024-12-31

申请号：CN202410807805.0

申请日：2024-06-21

Applicant: 三星电子株式会社

Inventor： 金东河 ,  金度翰 ,  金普培 ,  李昌珉 ,  赵庆珍

IPC: G11C11/406 ,  G11C11/4063

Abstract: 根据实施例的存储器装置包括存储器单元阵列、寄存器和刷新控制器，所述存储器单元阵列包括放置在多个行中的多个存储器单元，所述寄存器被配置为存储对应于多个行的行地址和多个行的访问计数，所述刷新控制器被配置为基于存储的行地址和接收到刷新命令确定刷新地址，以及基于刷新地址与先前对目标行执行的刷新相关联并且对应于目标行的行的访问计数达到阈值而改变目标行的刷新周期。

公开(公告)号：CN115878367A

公开(公告)日：2023-03-31

申请号：CN202211115689.3

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 金大正 ,  高兑京 ,  金南亨 ,  金度翰 ,  徐德浩 ,  李浩荣 ,  崔仁寿

IPC: G06F11/10 ,  G11C29/42

Abstract: 提供了一种存储器模块的操作方法和存储器控制器的操作方法，所述存储器控制器被配置为：控制包括多个存储器装置和至少一个纠错码(ECC)装置的存储器模块。所述存储器控制器的操作方法包括：基于读取命令和第一地址，读取包括存储在所述多个存储器装置中的用户数据和存储在所述至少一个ECC装置中的ECC数据的数据集；以及当用户数据的错误未基于ECC数据被纠正时，将不可纠正数据写入存储区域中，存储区域被包括在所述多个存储器装置和所述至少一个ECC装置中的每个中并且与第一地址对应。

公开(公告)号：CN115346566A

公开(公告)日：2022-11-15

申请号：CN202210030774.3

申请日：2022-01-12

Applicant: 三星电子株式会社

Inventor： 申院济 ,  金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  崔仁寿

IPC: G11C7/10 ,  G11C8/08

Abstract: 本申请涉及主机、存储器模块及存储器装置的操作方法。一种具有多个存储器单元的存储器装置的操作方法，包括在命令/地址输入间隔期间接收包括部分写入使能信号(PWE)和多个掩码信号的部分写入命令。在接收到部分写入命令后，通过数据选通线接收数据选通信号。在数据输入间隔期间通过多个数据线与数据选通信号同步地接收数据。在数据写入间隔期间，响应于部分写入使能信号，基于多个掩码信号将数据的一部分储存在多个存储器单元中。

公开(公告)号：CN115066882A

公开(公告)日：2022-09-16

申请号：CN202180012317.5

申请日：2021-02-04

Applicant: 三星电子株式会社

Inventor： 李昌优 ,  金度翰 ,  房镇敏 ,  赵宰宪

IPC: H04N5/232 ,  H04N5/369 ,  H04N9/04 ,  H01L27/146

Abstract: 根据本文档中公开的实施例的电子装置包括：包括多个像素的图像传感器；AF处理单元；存储器；以及控制单元。包括在所述多个像素中的每个像素包括多个光电二极管和微透镜。所述控制单元向所述AF处理单元提供第一条AF数据和第二条AF数据中的至少一者，并且所述AF处理单元可以基于第一条AF数据执行第一相位自动对焦(PAF)操作或基于第二条AF数据执行第二PAF操作。

公开(公告)号：CN1764175B

公开(公告)日：2010-12-15

申请号：CN200510113889.5

申请日：2005-10-21

Applicant: 三星电子株式会社

Inventor： 金度翰 ,  田贤培

IPC: H04L25/03

CPC classification number: H03H17/0294 ,  H04L25/03038 ,  H04L2025/03477

Abstract: 一种均衡器可包括，根据多个滤波系数对输入数据信号进行滤波，并且输出一输出数据信号；响应于比特选择信号确定滤波系数是否满足条件，并且根据确定的结果输出滤波控制信号；以及产生滤波系数，根据输入数据信号估计信道并且根据估计的结果更新滤波系数。

公开(公告)号：CN1825917A

公开(公告)日：2006-08-30

申请号：CN200510121653.6

申请日：2005-12-05

Applicant: 三星电子株式会社

Inventor： 瑟奇·齐德科夫 ,  田贤培 ,  权宅元 ,  金度翰

IPC: H04N5/44 ,  H04N5/00

CPC classification number: H04L25/03057 ,  H04L1/0047 ,  H04L1/0054 ,  H04L1/006 ,  H04L25/03286 ,  H04L25/03318 ,  H04L27/06 ,  H04N21/4382

Abstract: 本发明提供了一种接收机及用于其的方法。在该接收机中，解码器可以解码均衡信号以产生码元判定和软信息信号。均衡器可以利用延迟了码元间隔的软信息信号来选择用于非均匀量化的边界电平。可以利用码元判定从反馈滤波信号中产生该均衡信号。

公开(公告)号：CN113744775B

公开(公告)日：2025-02-18

申请号：CN202110041714.7

申请日：2021-01-13

Applicant: 三星电子株式会社

Inventor： 金旼秀 ,  金南亨 ,  金大正 ,  金度翰 ,  徐德浩 ,  申院济 ,  庾庸准 ,  李昌珉 ,  崔仁寿

IPC: G11C7/12 ,  G11C7/06 ,  G11C8/14

Abstract: 提供了存储器装置和包括存储器装置的存储器模块。所述存储器装置包括与多个存储器存储体通信的外围电路。所述多个存储体中的每个包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多条字线与所述多个存储器单元连接；位线感测放大器，通过包括第一位线和第二位线的多条位线与所述多个存储器单元连接；和列解码器，被配置为将位线感测放大器与外围电路连接。存储器单元阵列包括：与第一位线连接的第一区段以及与第二位线连接的第二区段，并且第一区段和第二区段针对与行相关的错误彼此独立。

公开(公告)号：CN119446216A

公开(公告)日：2025-02-14

申请号：CN202410497815.9

申请日：2024-04-24

Applicant: 三星电子株式会社

Inventor： 金智男 ,  金度翰 ,  李昌珉

IPC: G11C11/4063 ,  G11C7/08 ,  G11C7/12

Abstract: 公开了具有计算功能的存储器装置及其操作方法。所述具有计算功能的存储装置包括：第一单元阵列，包括连接到字线的第一存储器单元；第二单元阵列，包括连接到所述字线的第二存储器单元；第一位线感测放大器，感测连接到第一存储器单元的第一位线的第一电压；第二位线感测放大器，感测连接到第二存储器单元的第二位线的第二电压；第一列选择电路，基于第一列计算选择信号输出第一电压之中的第一输出信号；第二列选择电路，基于与第一列计算选择信号不同的第二列计算选择信号输出第二电压之中的第二输出信号；以及列计算控制电路，生成第一列计算选择信号和第二列计算选择信号。