公开(公告)号：CN113113061A

公开(公告)日：2021-07-13

申请号：CN202110042069.0

申请日：2021-01-13

Applicant: 三星电子株式会社

Inventor： 权祥赫 ,  金南昇 ,  孙教民 ,  吴成一 ,  李海硕

IPC: G11C8/14 ,  G11C7/12

Abstract: 一种存储器装置包括：存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及行解码器块，其连接至所述多个存储体。在第一操作模式下，行解码器块接收第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由第一存储体地址选择的存储体的所述多条字线中的由第一行地址选择的字线。在第二操作模式下，行解码器块接收第二行地址和第二存储体地址连同激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由第二行地址选择的字线。

公开(公告)号：CN104133789B

公开(公告)日：2018-11-09

申请号：CN201410181509.0

申请日：2014-04-30

Applicant: 三星电子株式会社 ,  威斯康星校友研究基金会

Inventor： 金浩荣 ,  金南昇 ,  张宇成

IPC: G06F13/16

Abstract: 提供一种用于调整带宽的设备和方法。提供了一种用于调整带宽的方法、带宽调节器和设备。用于调整带宽的方法包括：确定处理器的动态上下文；基于确定的动态上下文，调节处理器和存储器之间的带宽。

公开(公告)号：CN107958679B

公开(公告)日：2023-05-23

申请号：CN201710953332.5

申请日：2017-10-13

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  威斯康星校友研究基金会

Inventor： 吴成一 ,  金南昇 ,  孙永训 ,  金灿景 ,  宋镐永 ,  安廷镐 ,  黄祥俊

IPC: G11C7/10 ,  G11C8/10

Abstract: 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。

公开(公告)号：CN114138173A

公开(公告)日：2022-03-04

申请号：CN202110940332.8

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 权宁天 ,  尹载允 ,  金南昇 ,  孙教民 ,  吴成一 ,  李硕汉

IPC: G06F3/06

Abstract: 一种存储器设备，包括：多个引脚，用于从外部设备接收控制信号；第一存储体，具有第一存储单元，其中，第一存储体在第一操作模式和第二操作模式下被激活；第二存储体，具有第二存储单元，其中，第二存储体在第一操作模式下被去激活并在第二操作模式下被激活；处理单元，被配置为在第二操作模式下对从第一存储单元输出的第一数据和从第二存储单元输出的第二数据执行操作；以及存储器中处理(PIM)模式控制器，被配置为响应于控制信号而选择指示第一操作模式和第二操作模式之一的模式信息，并根据该模式信息来控制至少一个存储器参数、至少一个模式寄存器组(MRS)值或者刷新模式。

公开(公告)号：CN112819147A

公开(公告)日：2021-05-18

申请号：CN202010986760.X

申请日：2020-09-18

Applicant: 三星电子株式会社

Inventor： 柳鹤洙 ,  金南昇 ,  孙教民 ,  尹载允

IPC: G06N3/063 ,  G06N3/04 ,  G06F12/02

Abstract: 一种神经形态设备包括：存储器单元阵列，包括第一存储器单元和第二存储器单元，第一存储器单元对应于第一地址并存储第一权重，第二存储器单元对应于第二地址并存储第二权重；以及神经元电路，包括积分器和激活电路，积分器对来自第一存储器单元的第一读取信号求和，激活电路基于从积分器输出的第一读取信号的第一和信号来输出第一激活信号。

公开(公告)号：CN111694514A

公开(公告)日：2020-09-22

申请号：CN202010165077.X

申请日：2020-03-11

Applicant: 三星电子株式会社

Inventor： 吴成一 ,  姜信行 ,  金南昇 ,  孙教民 ,  李硕汉

IPC: G06F3/06 ,  G06N3/063

Abstract: 一种存储器设备包括：存储器存储体，其包括至少一个存储体组；存储器中处理器(PIM)电路，包括被布置为与存储体组相对应的第一处理元件，其通过使用由主机提供的数据和从存储体组读出的数据中的至少一个来处理运算；处理元件输入和输出(PEIO)选通电路，其被配置为控制被布置为与存储体组中的每个存储体相对应的存储体局部IO和被布置为与存储体组相对应的存储体组IO之间的电连接；以及控制逻辑，其被配置为执行控制操作，使得执行对存储器存储体的存储器操作或者由PIM电路处理运算。当运算由第一处理元件处理时，PEIO选通电路阻断存储体局部IO和存储体组IO之间的电连接。

公开(公告)号：CN111679786A

公开(公告)日：2020-09-18

申请号：CN202010149237.1

申请日：2020-03-05

Applicant: 三星电子株式会社

Inventor： 柳鹤洙 ,  金南昇 ,  孙教民 ,  吴成一 ,  李硕汉

IPC: G06F3/06 ,  G06F13/16

Abstract: 一种存储设备，包括存储单元阵列、信号线、模式选择器电路、命令转换器电路和内部处理器。存储单元阵列包括第一和第二存储区域。模式选择器电路被配置为基于与命令一起接收的地址生成用于控制存储设备进入内部处理模式的处理模式选择信号。命令转换器电路被配置为响应于处理模式选择信号的激活将接收到的命令转换为内部处理操作命令。内部处理器被配置为在内部处理模式下响应于内部处理操作命令在第一存储区域上执行内部处理操作。