集成电路器件
    12.
    发明授权

    公开(公告)号:CN107689375B

    公开(公告)日:2022-06-21

    申请号:CN201710646677.6

    申请日:2017-08-01

    Abstract: 本公开提供了集成电路器件。一种集成电路器件包括:基板;第一鳍有源区和第二鳍有源区,形成在基板上并在平行于基板的顶表面的第一方向上延伸;第一栅结构,设置在第一鳍有源区的侧表面上;一对第一杂质区,分别形成在第一鳍有源区的顶部分和底部分上;第二栅结构,设置在第二鳍有源区的侧表面上;以及一对第二杂质区,分别形成在第二鳍有源区的顶部分和/或底部分上,其中所述一对第一杂质区竖直地彼此交叠,并且所述一对第二杂质区不竖直地彼此交叠。

    半导体器件及制造其的方法

    公开(公告)号:CN108231761A

    公开(公告)日:2018-06-29

    申请号:CN201711294381.9

    申请日:2017-12-08

    Inventor: 许然喆

    Abstract: 本发明提供一种半导体器件,该半导体器件可以包括衬底、在衬底上的第一掺杂区域和第二掺杂区域、在第一掺杂区域上的基极区域、在第二掺杂区域上的沟道区域、以及分别在基极区域和沟道区域上的第三掺杂区域和第四掺杂区域。第一掺杂区域和第二掺杂区域可以在基本平行于衬底的顶表面的第一方向上隔离而不直接接触。沟道栅极结构可以在沟道区域的侧表面上。基极区域的在基本垂直于衬底的顶表面的第二方向上的厚度可以等于或大于沟道区域的厚度。

    半导体器件及制造其的方法

    公开(公告)号:CN108231688B

    公开(公告)日:2022-11-22

    申请号:CN201711191137.X

    申请日:2017-11-24

    Inventor: 许然喆

    Abstract: 一种半导体器件包括:衬底;n型晶体管,其包括置于衬底上的第一结区域、置于第一结区域上的第一沟道区域、置于第一沟道区域上的第二结区域、以及至少部分地围绕第一沟道区域的第一栅极堆叠;以及p型晶体管,其包括置于衬底上的第三结区域、置于第三结区域上的第二沟道区域、置于第二沟道区域上的第四结区域、以及至少部分地围绕第二沟道区域的第二栅极堆叠,其中第一沟道区域和第二沟道区域是外延沟道层。

    半导体器件
    16.
    发明授权

    公开(公告)号:CN107342287B

    公开(公告)日:2022-11-22

    申请号:CN201710218411.1

    申请日:2017-04-05

    Abstract: 本公开提供了半导体器件。一种半导体器件包括:具有NMOSFET区域和PMOSFET区域的基板;在NMOSFET区域上的第一有源图案;在PMOSFET区域上的第二有源图案;在NMOSFET区域和PMOSFET区域之间的虚设图案;以及在基板上的器件隔离图案,填充第一有源图案、第二有源图案和虚设图案之间的沟槽。第一有源图案的上部分和第二有源图案的上部分具有在器件隔离图案之间突出的鳍形结构。第一有源图案的上部分和第二有源图案的上部分分别包含彼此不同的半导体材料,虚设图案的上部分包含绝缘材料。

    场效应晶体管和半导体结构

    公开(公告)号:CN107464846B

    公开(公告)日:2022-03-01

    申请号:CN201710406601.6

    申请日:2017-06-02

    Abstract: 本公开涉及场效应晶体管和半导体结构。场效应晶体管包括半导体基板和在半导体基板上的鳍结构,该半导体基板包括具有第一晶格常数的第一半导体材料。鳍结构包括具有第二晶格常数的第二半导体材料,第二晶格常数与第一晶格常数不同。鳍结构还包括在第一方向上伸长的下部、从下部突出并在不同于第一方向的第二方向上伸长的多个上部以及与多个上部交叉的栅极结构。

    集成电路器件及其制造方法

    公开(公告)号:CN107437543B

    公开(公告)日:2021-11-02

    申请号:CN201710383517.7

    申请日:2017-05-26

    Abstract: 本申请涉及集成电路器件及其制造方法。一种集成电路器件可以包括:包括主表面的衬底;化合物半导体纳米线,其在垂直于主表面的第一方向上从主表面延伸并且包括在第一方向上交替布置的第一部分和第二部分;覆盖第一部分的栅电极;以及在第一部分与栅电极之间的栅电介质层。第一部分和第二部分可以具有彼此相同的成分并且可以具有彼此不同的晶相。

    半导体器件及制造其的方法

    公开(公告)号:CN110349916A

    公开(公告)日:2019-10-18

    申请号:CN201910639578.4

    申请日:2017-11-24

    Inventor: 许然喆

    Abstract: 提供了半导体器件及制造其的方法。一种半导体器件包括:衬底;n型晶体管,其包括置于衬底上的第一结区域、置于第一结区域上的第一沟道区域、置于第一沟道区域上的第二结区域、以及至少部分地围绕第一沟道区域的第一栅极堆叠;以及p型晶体管,其包括置于衬底上的第三结区域、置于第三结区域上的第二沟道区域、置于第二沟道区域上的第四结区域、以及至少部分地围绕第二沟道区域的第二栅极堆叠,其中第一沟道区域和第二沟道区域是外延沟道层。

Patent Agency Ranking