公开(公告)号：CN113130748A

公开(公告)日：2021-07-16

申请号：CN202011156646.0

申请日：2020-10-26

Applicant: 三星电子株式会社

Inventor： 赵在奂 ,  吴正焕 ,  李相昊 ,  李准原 ,  裵珍宇 ,  韩成熙 ,  黄有商

IPC: H01L49/02 ,  H01L27/108

Abstract: 一种半导体器件，可以包括：衬底上的底部子电极；所述底部子电极上的顶部子电极；覆盖所述底部子电极和顶部子电极的介电层；以及所述介电层上的板电极。所述顶部子电极可以包括阶梯，所述阶梯从其与所述底部子电极相邻的侧表面延伸到所述顶部子电极的内部。所述顶部子电极可以包括比所述阶梯低的高度的下部和比所述阶梯高的高度的上部。所述下部的最大宽度可以比所述上部的最小宽度窄。所述下部的所述最大宽度可以比所述底部子电极的顶端的宽度窄。所述底部子电极可以在与所述顶部子电极相邻的区域中包括凹陷。

公开(公告)号：CN112309985A

公开(公告)日：2021-02-02

申请号：CN202010674997.4

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  李炳铉 ,  具炳周 ,  金昇辰 ,  朴相在 ,  裵珍宇 ,  李翰杰 ,  崔辅友 ,  洪贤宝

IPC: H01L21/8242 ,  H01L27/108 ,  H01L49/02

Abstract: 提供了制造电容器和半导体器件的方法(即，电容器形成方法和半导体器件形成方法)以及半导体器件和包括该半导体器件的装置。所述电容器形成方法可以包括：在基底上顺序地形成第一模制层、第一支撑材料层和第二模制层；在第二模制层上形成掩模图案；使用掩模图案作为掩模在第二模制层、第一支撑材料层和第一模制层中形成凹部；在凹部中形成下电极；通过干法清洁工艺去除掩模图案；减小下电极的上部的宽度；去除第一模制层；在下电极的表面上形成介电层；以及在介电层上形成上电极。

公开(公告)号：CN112117323A

公开(公告)日：2020-12-22

申请号：CN202010565331.5

申请日：2020-06-19

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  裵珍宇 ,  高荣浩 ,  朴钟爀 ,  尹普彦 ,  蒋明在

IPC: H01L29/06 ,  H01L27/02 ,  H01L21/8234

Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。

公开(公告)号：CN111430308B

公开(公告)日：2023-07-18

申请号：CN202010027445.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  朴钟爀 ,  裵珍宇 ,  尹普彦 ,  尹一永 ,  崔捧植

IPC: H10B12/00 ,  H10B61/00 ,  H01L23/544

Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。

公开(公告)号：CN114597191A

公开(公告)日：2022-06-07

申请号：CN202110755874.8

申请日：2021-07-05

Applicant: 三星电子株式会社

Inventor： 崔祐荣 ,  裵熊辉 ,  裵珍宇 ,  尹彩璘 ,  韩成熙 ,  许先佑 ,  黄德性

IPC: H01L23/522 ,  H01L23/50 ,  H01L23/528

Abstract: 提供了一种半导体装置。所述半导体装置包括设置在基底上的第一位线。设置掩埋接触件，掩埋接触件设置在第一位线之间并且连接到基底。接合垫设置在掩埋接触件上。第二位线设置在基底的外围区域上。第二位线的上表面和接合垫的上表面彼此共面。第一绝缘图案设置在第二位线之间。第二绝缘图案设置在接合垫之间。设置连接到接合垫的单元电容器。第一绝缘图案包括与第二绝缘图案的至少一个绝缘层不同的绝缘层。

公开(公告)号：CN111430308A

公开(公告)日：2020-07-17

申请号：CN202010027445.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  朴钟爀 ,  裵珍宇 ,  尹普彦 ,  尹一永 ,  崔捧植

IPC: H01L21/8242 ,  H01L21/8239 ,  H01L27/22 ,  H01L23/544

Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。