-
公开(公告)号:CN119866012A
公开(公告)日:2025-04-22
申请号:CN202411448932.2
申请日:2024-10-17
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括:衬底,具有包括第一有源区的存储单元区和包括第二有源区的外围电路区;电容器结构,包括第一电极、第二电极,第一电极连接到存储单元区中的第一有源区,第二电极包括围绕存储单元区上的第一电极的含硅层和在含硅层上的金属板层;在外围电路区上的层间绝缘层;以及盖绝缘层,覆盖存储单元区上的电容器结构且覆盖外围电路区上的层间绝缘层。电容器结构可以包括第一电极和第二电极之间的电容器电介质层。金属板层可以在含硅层的上表面上并且可以不在含硅层的侧表面上。
-
公开(公告)号:CN119136539A
公开(公告)日:2024-12-13
申请号:CN202410752047.7
申请日:2024-06-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种集成电路装置和一种制造集成电路装置的方法。该集成电路装置包括:衬底,其具有存储器单元区域和在存储器单元区域周围延伸的外围电路区域;单元晶体管,其位于存储器单元区域中;以及外围电路晶体管,其位于外围电路区域中。该装置还包括:电容器结构,其包括单元晶体管上的下电极、下电极的表面上的电介质层、电介质层上的上材料层、以及上材料层上的金属板层;层间绝缘层,其在存储器单元区域中位于金属板层上并且在外围电路区域中位于外围电路晶体管上;以及蚀刻停止图案,其在存储器单元区域和外围电路区域的边界部分处位于层间绝缘层中。蚀刻停止图案与金属板层的侧壁横向间隔开并且竖直地延伸。
-
公开(公告)号:CN111430308B
公开(公告)日:2023-07-18
申请号:CN202010027445.4
申请日:2020-01-10
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H01L23/544
Abstract: 一种制造半导体器件的方法包括:在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构;在第二开口中形成间隙填充层;在第一开口中形成围栏和接触结构;去除第二开口中的间隙填充层;形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构;基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案;以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。
-
公开(公告)号:CN111430308A
公开(公告)日:2020-07-17
申请号:CN202010027445.4
申请日:2020-01-10
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L21/8239 , H01L27/22 , H01L23/544
Abstract: 一种制造半导体器件的方法包括:在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构;在第二开口中形成间隙填充层;在第一开口中形成围栏和接触结构;去除第二开口中的间隙填充层;形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构;基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案;以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。
-
公开(公告)号:CN112117323B
公开(公告)日:2024-06-11
申请号:CN202010565331.5
申请日:2020-06-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/02 , H01L21/8234
Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括:基底,具有单元区域和外围区域;单元栅极结构,设置在单元区域上;第一杂质区域和第二杂质区域,在单元区域中分别布置在单元栅极结构的第一侧和第二侧上;位线结构,设置在单元栅极结构上并且连接到第一杂质区域;外围栅极结构,设置在外围区域上;外围盖层,设置在外围区域上,覆盖外围栅极结构,并且具有与位线结构的上端在基本上同一水平处的上表面;以及单元接触结构,设置在第二杂质区域上,并且具有导电阻挡件和位于导电阻挡件上的接触材料层,其中,导电阻挡件覆盖位线结构的上端。
-
公开(公告)号:CN112117323A
公开(公告)日:2020-12-22
申请号:CN202010565331.5
申请日:2020-06-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/02 , H01L21/8234
Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括:基底,具有单元区域和外围区域;单元栅极结构,设置在单元区域上;第一杂质区域和第二杂质区域,在单元区域中分别布置在单元栅极结构的第一侧和第二侧上;位线结构,设置在单元栅极结构上并且连接到第一杂质区域;外围栅极结构,设置在外围区域上;外围盖层,设置在外围区域上,覆盖外围栅极结构,并且具有与位线结构的上端在基本上同一水平处的上表面;以及单元接触结构,设置在第二杂质区域上,并且具有导电阻挡件和位于导电阻挡件上的接触材料层,其中,导电阻挡件覆盖位线结构的上端。
-
公开(公告)号:CN109135579A
公开(公告)日:2019-01-04
申请号:CN201810615141.2
申请日:2018-06-14
Applicant: 三星电子株式会社 , 凯斯科技股份有限公司
IPC: C09G1/02 , H01L21/3105
CPC classification number: C09G1/02 , H01L21/31053 , H01L21/31055 , H01L21/31051
Abstract: 提供一种化学机械抛光(CMP)浆料组合物及一种使用化学机械抛光浆料组合物制作半导体器件的方法。化学机械抛光(CMP)浆料组合物包含:磨料颗粒;第一阳离子化合物,包含氨基酸、聚亚烷基二醇、与葡糖胺化合物键结的聚合物多糖及含有胺基的聚合物中的至少任一者;第二阳离子化合物,包含有机酸;以及非离子化合物,包含聚醚胺。本发明的化学机械抛光浆料组合物具有相对高的氧化物膜对半导体膜抛光选择性且能够改善凹陷及刮擦。
-
-
-
-
-
-