-
公开(公告)号:CN111880374A
公开(公告)日:2020-11-03
申请号:CN201911345549.3
申请日:2019-12-24
Applicant: 三星电子株式会社
IPC: G03F7/20
Abstract: 公开了一种极紫外(EUV)曝光设备和使用该设备制造半导体装置的方法。该EUV曝光设备包括:室;EUV源,在室中并被构造为产生EUV束;光学系统,在EUV源上方并被构造为将EUV束提供到基底;基底台,在室中并被构造为接收基底;掩模台,在室中并被构造为保持掩模,掩模被构造为将EUV束投射到基底上;以及等离子体源,被构造为将等离子体提供到掩模,以使通过EUV束充电的掩模为电中性。
-
公开(公告)号:CN100570830C
公开(公告)日:2009-12-16
申请号:CN200610132147.1
申请日:2006-10-11
Applicant: 三星电子株式会社
Inventor: 裵根熙
IPC: H01L21/311 , H01L21/768
CPC classification number: H01L21/31116 , H01L21/02063 , H01L21/0214 , H01L21/02362 , H01L21/3146
Abstract: 提供一种使用含-Si气体在半导体衬底上刻蚀含-碳层的方法,以及一种制造半导体器件的相关方法,其中通过使用根据本发明形成的以及具有几十nm宽度的含-碳层图形作为刻蚀掩模,刻蚀层间绝缘层,形成具有优异侧壁外形的多个接触孔。为了刻蚀待用作第二刻蚀掩模的含-碳层,在该含-碳层上形成第一掩模图形,以部分地露出含-碳层的顶表面。然后使用第一掩模图形作为第一刻蚀掩模,利用由O2和含-Si气体形成的碳-刻蚀混合气体的等离子各向异性地刻蚀含-碳层,以形成含-碳层图形。根据本发明制造的高密度单元阵列区中的相邻接触孔明显地互相分开,即使当相邻接触孔之间的间隔小到几十nm以下;因此可以防止使用这种接触孔的相邻基本单元之间的短路。
-
公开(公告)号:CN1956154A
公开(公告)日:2007-05-02
申请号:CN200610132147.1
申请日:2006-10-11
Applicant: 三星电子株式会社
Inventor: 裵根熙
IPC: H01L21/311 , H01L21/768
CPC classification number: H01L21/31116 , H01L21/02063 , H01L21/0214 , H01L21/02362 , H01L21/3146
Abstract: 提供一种使用含-Si气体在半导体衬底上刻蚀含-碳层的方法,以及一种制造半导体器件的相关方法,其中通过使用根据本发明形成的以及具有几十nm宽度的含-碳层图形作为刻蚀掩模,刻蚀层间绝缘层,形成具有优异侧壁外形的多个接触孔。为了刻蚀待用作第二刻蚀掩模的含-碳层,在该含-碳层上形成第一掩模图形,以部分地露出含-碳层的顶表面。然后使用第一掩模图形作为第一刻蚀掩模,利用由O2和含-Si气体形成的碳-刻蚀混合气体的等离子各向异性地刻蚀含-碳层,以形成含-碳层图形。根据本发明制造的高密度单元阵列区中的相邻接触孔明显地互相分开,即使当相邻接触孔之间的间隔小到几十nm以下;因此可以防止使用这种接触孔的相邻基本单元之间的短路。
-
公开(公告)号:CN1750234A
公开(公告)日:2006-03-22
申请号:CN200510079521.1
申请日:2005-06-22
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/00
CPC classification number: H01L21/0331 , H01L21/0332 , H01L21/76897
Abstract: 提供一种使用硅化锗牺牲层形成半导体器件的精细图形的方法以及使用该方法形成自对准接触的方法。形成半导体器件的自对准接触的方法包括在衬底上形成具有导电材料层、硬掩模层以及侧壁隔片的导电线结构,以及在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层,具有等于或高于至少导电线结构的高度的高度。然后,在牺牲层上形成用于限定接触孔的光刻胶图形,以及干法刻蚀牺牲层,由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触,以及剩余的牺牲层被湿法刻蚀。然后,用氧化硅填充除去了牺牲层的区域,由此形成第一层间绝缘层。
-
-
-