存储器系统、存储器控制器及其操作方法

    公开(公告)号:CN119179432A

    公开(公告)日:2024-12-24

    申请号:CN202410739935.5

    申请日:2024-06-07

    Inventor: 姜淳荣 申东旻

    Abstract: 提供了存储器系统、存储器控制器及其操作方法。示例存储器系统包括存储器装置和存储器控制器。所述存储器装置被配置为基于硬读取电压从存储器单元阵列读取硬判决数据,基于第一软读取电压从所述存储器单元阵列读取第一软判决数据,所述第一软读取电压是基于所述硬读取电压和第一电压偏移而获得的,基于对于所述第一软判决数据中的每个第一软判决子段将具有第一值的位的位置编码为位置值,生成第一压缩子段,并且输出包括所述第一压缩子段的第一压缩数据。所述存储器控制器被配置为接收所述第一压缩数据,对所述每个第一压缩子段的位置值的数目进行计数,以及基于计数数目向所述存储器装置提供请求改变电压偏移和再压缩操作的命令。

    存储器装置、包括其的存储器系统及其操作方法

    公开(公告)号:CN119068930A

    公开(公告)日:2024-12-03

    申请号:CN202410672284.2

    申请日:2024-05-28

    Abstract: 公开了一种存储器装置、包括其的存储器系统及其操作方法。所述存储器装置包括第一存储器单元阵列和第二存储器单元阵列,均包括多个存储器单元;页缓冲器电路,被配置为:从第一存储器单元阵列读取包括多个子段的第一软决策数据;以及压缩电路,被配置为:对包括在所述多个子段中的一个子段中的多个部分段中的每个部分段执行生成第一压缩段的第一压缩操作,第一压缩段包括小于或等于第一参考数量的数量的位置值,并且顺序地执行在第一压缩操作之后的在每个压缩操作中生成包括在两个或更多个前一压缩段中包括的位置值中的小于或等于与每个压缩操作对应的参考数量的数量的位置值的下一压缩段的所述多个压缩操作。

    纠错码解码器和存储器系统
    14.
    发明公开

    公开(公告)号:CN113821371A

    公开(公告)日:2021-12-21

    申请号:CN202110312762.5

    申请日:2021-03-24

    Abstract: 公开了一种纠错码解码器和存储器系统。一种纠错码(ECC)解码器包括缓冲器、数据转换器和解码电路。缓冲器存储从连接到同一字线的多个多层单元读取的多个读取页。数据转换器基于状态‑位映射信息和所述多个读取页来调节所述多个读取页的读取位的可靠性参数,以生成与所述多个读取页分别对应的多个ECC输入数据。状态‑位映射信息指示状态与存储在所述多个多层单元中的位之间的映射关系。解码电路基于所述多个ECC输入数据,针对所述多个读取页执行ECC解码操作。通过基于状态‑位映射信息调节读取位的可靠性参数来增大纠错概率。

    执行数据的状态整形的存储设备

    公开(公告)号:CN112309473A

    公开(公告)日:2021-02-02

    申请号:CN202010397606.9

    申请日:2020-05-12

    Abstract: 提供了一种执行数据的状态整形的存储设备。所述存储设备包括:包括多个页的非易失性存储器件,所述多个页均包括多个存储单元;以及从外部主机设备接收由2m(m是大于1的整数)种状态表示的第一写入数据的控制器。所述控制器在第一操作模式下将所述第一写入数据整形为第二写入数据,所述第二写入数据是由数目小于所述2m种状态的“k”(k是大于2的整数)种状态表示的,对所述第二写入数据执行第一纠错编码以生成由所述“k”种状态表示的第三写入数据,并且将所述第三写入数据发送到所述非易失性存储器件,以写入所述多个页中的选定页。

    极化码解码装置和方法
    17.
    发明授权

    公开(公告)号:CN109753377B

    公开(公告)日:2025-03-14

    申请号:CN201811059583.X

    申请日:2018-09-11

    Abstract: 一种极化码编码和解码方法包括生成第一子码字和第二子码字。子码字与预码字相对应,并且预码字具有共享数据方面。子码字针对存储在存储器中的数据提供有用的错误恢复。当从存储器中读取数据时,进行解码。数据读取操作可以包括硬判决解码、软判决解码或硬判决解码后接软判决解码。在该方法中,共享数据方面用于对最初未成功解码的第一子码字进行解码。还提供了一种装置。

    纠错码电路和纠错码电路的操作方法

    公开(公告)号:CN118841058A

    公开(公告)日:2024-10-25

    申请号:CN202410498768.X

    申请日:2024-04-24

    Abstract: 一种纠错码(ECC)电路的示例操作方法包括:从存储器件接收码字;基于所述码字和指示消息是否在校验节点与变量节点之间交换的奇偶校验矩阵计算校正子向量;当所述校正子向量不是零向量时,通过以下操作来对所述奇偶校验矩阵的多个列执行顺序解码:在第一操作模式下解码具有第一变量节点阶次的第一列,在第二操作模式下解码具有第二变量节点阶次的第二列,以及在第三操作模式下解码具有第三变量节点阶次的第三列;每当完成对所述多个列的所述顺序解码,计算所述校正子向量;以及迭代地执行所述顺序解码,直到所述校正子向量为零向量。

    执行数据的状态整形的存储设备

    公开(公告)号:CN112309473B

    公开(公告)日:2024-06-28

    申请号:CN202010397606.9

    申请日:2020-05-12

    Abstract: 提供了一种执行数据的状态整形的存储设备。所述存储设备包括:包括多个页的非易失性存储器件,所述多个页均包括多个存储单元;以及从外部主机设备接收由2m(m是大于1的整数)种状态表示的第一写入数据的控制器。所述控制器在第一操作模式下将所述第一写入数据整形为第二写入数据,所述第二写入数据是由数目小于所述2m种状态的“k”(k是大于2的整数)种状态表示的,对所述第二写入数据执行第一纠错编码以生成由所述“k”种状态表示的第三写入数据,并且将所述第三写入数据发送到所述非易失性存储器件,以写入所述多个页中的选定页。

    非易失性存储器装置、控制器及其操作方法

    公开(公告)号:CN114765048A

    公开(公告)日:2022-07-19

    申请号:CN202111476322.X

    申请日:2021-12-06

    Abstract: 提供了非易失性存储器装置、控制器及其操作方法。所述控制器包括:非易失性存储器接口电路,连接到至少一个非易失性存储器装置,并且被配置为控制所述至少一个非易失性存储器装置;以及纠错电路,被配置为:根据从多个纠错解码等级之中选择的纠错解码等级,对从非易失性存储器接口电路接收的码字执行纠错操作,其中,非易失性存储器接口电路还被配置为:从所述至少一个非易失性存储器装置接收辅助信息,基于辅助信息预测存储器单元的分布,以及根据预测的分布从所述多个纠错解码等级之中选择纠错解码等级。

Patent Agency Ranking