-
公开(公告)号：CN113972234A
公开(公告)日：2022-01-25
申请号：CN202110578100.2
申请日：2021-05-26
Applicant: 三星电子株式会社
IPC: H01L27/24
Abstract: 一种垂直可变电阻存储器件，包括：栅电极，所述栅电极在衬底上沿第一方向彼此间隔开，每个所述栅电极包括石墨烯并沿第二方向延伸，所述第一方向基本上垂直于所述衬底的上表面，并且所述第二方向基本上平行于所述衬底的所述上表面；第一绝缘图案，所述第一绝缘图案位于所述栅电极之间，每个所述第一绝缘图案包括氮化硼(BN)；以及至少一个柱状结构，所述至少一个柱状结构在所述衬底上沿所述第一方向延伸穿过所述栅电极和所述第一绝缘图案，其中，所述至少一个柱状结构包括：垂直栅电极，所述垂直栅电极沿所述第一方向延伸；以及可变电阻图案，所述可变电阻图案位于所述垂直栅电极的侧壁上。
-
公开(公告)号：CN112133751B
公开(公告)日：2024-04-02
申请号：CN202010572227.9
申请日：2020-06-22
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：基板，包括凹陷；第一栅绝缘层，在该凹陷的下部侧壁和底部上，该第一栅绝缘层包括具有滞回特性的绝缘材料；第一栅电极，在该凹陷内且在第一栅绝缘层上；第二栅电极，在该凹陷中接触第一栅电极，该第二栅电极包括与第一栅电极的材料不同的材料；以及杂质区，在基板中且与该凹陷的侧壁相邻，杂质区的底部相对于基板的底部高于第二栅电极的底部。
-
公开(公告)号：CN109671709B
公开(公告)日：2023-06-06
申请号：CN201811192019.5
申请日：2018-10-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本发明公开了一种半导体存储器装置及一种制造半导体存储器装置的方法。所述半导体存储器装置包括：装置隔离层，界定衬底的有源区；以及栅极线，掩埋在衬底中且穿过有源区延伸。栅极线中的每一者包括：导电层；衬层，设置在导电层与衬底之间且将导电层与衬底分隔开；以及第一逸出功调整层，设置在导电层及衬层上。第一逸出功调整层包含第一逸出功调整材料。第一逸出功调整层的逸出功小于导电层及衬层的逸出功。本发明的半导体存储器装置具有增强的电特性。
-
公开(公告)号：CN114649333A
公开(公告)日：2022-06-21
申请号：CN202111224245.9
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体元件，包括设置在衬底上的多个半导体结构、第一导电图案、第一杂质区、栅极绝缘图案、第二导电图案以及第二杂质区。每个半导体结构包括具有沿第一方向延伸的线性形状的第一半导体图案和沿竖直方向从第一半导体图案的上表面突出的第二半导体图案。半导体结构沿与第二方向垂直的第一方向彼此间隔开。第一导电图案形成在第一半导体图案之间第一杂质区形成在第一半导体图案中与第二半导体图案的第一侧壁相邻的开口中第一杂质区包括杂质扩散阻挡图案和掺杂有杂质的多晶硅图案。
-
公开(公告)号：CN113972284A
公开(公告)日：2022-01-25
申请号：CN202110817892.4
申请日：2021-07-20
Applicant: 三星电子株式会社
IPC: H01L29/786 , H01L29/417 , H01L21/34
Abstract: 一种半导体器件，包括：在衬底上的栅电极；在衬底上围绕栅电极的侧壁的沟道；以及源/漏电极，在衬底上，在栅电极的在平行于衬底的上表面的第一方向上的相对侧。在平行于衬底的上表面的水平方向上从栅电极到源/漏电极的沟道的厚度不是恒定的，而是在垂直于衬底的上表面的垂直方向上变化。
-
Patent Agency Ranking
公开(公告)号：CN113035867A
公开(公告)日：2021-06-25
申请号：CN202011538761.4
申请日：2020-12-23
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L29/10 , H01L29/423
Abstract: 本发明涉及存储器件和半导体器件。存储器件可以包括源极区域、沟道、栅极绝缘层图案、选择栅极图案、第一栅极图案、第二栅极图案和漏极区域。源极区域可以在衬底的上部处包括具有第一导电类型的第一杂质。沟道可以接触源极区域。每个沟道可以在垂直于衬底的上表面的垂直方向上延伸。选择栅极图案可以在沟道的侧壁上。第一栅极图案可以在沟道的侧壁上。第一栅极图案可以是所有的多个沟道的公共电极。第二栅极图案可以在沟道的侧壁上。漏极区域可以在每个沟道的上部处包括具有不同于第一导电类型的第二导电类型的第二杂质。
-
公开(公告)号：CN112466879A
公开(公告)日：2021-03-09
申请号：CN202010922288.3
申请日：2020-09-04
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/1157 , H01L27/11578
Abstract: 一种半导体装置包括：在衬底上的堆叠结构，该堆叠结构包括沿着第一方向堆叠的交替的栅电极和绝缘层；沿着第一方向穿过堆叠结构的竖直开口，该竖直开口包括沟道结构，该沟道结构具有在竖直开口的内侧壁上的半导体层以及在半导体层上的可变电阻材料，该可变电阻材料中的空位浓度沿其宽度变化以在更靠近沟道结构的中心而非更靠近半导体层处具有更高的浓度；以及在衬底上的杂质区域，该半导体层在沟道结构的底部接触该杂质区域。
-
公开(公告)号：CN112133751A
公开(公告)日：2020-12-25
申请号：CN202010572227.9
申请日：2020-06-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/108
Abstract: 一种半导体器件包括：基板，包括凹陷；第一栅绝缘层，在该凹陷的下部侧壁和底部上，该第一栅绝缘层包括具有滞回特性的绝缘材料；第一栅电极，在该凹陷内且在第一栅绝缘层上；第二栅电极，在该凹陷中接触第一栅电极，该第二栅电极包括与第一栅电极的材料不同的材料；以及杂质区，在基板中且与该凹陷的侧壁相邻，杂质区的底部相对于基板的底部高于第二栅电极的底部。
-
公开(公告)号：CN112086462A
公开(公告)日：2020-12-15
申请号：CN202010406162.0
申请日：2020-05-14
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11578 , H01L27/11582
Abstract: 本发明提供了垂直半导体器件。该垂直半导体器件包括：在衬底上的沟道，该沟道在实质上垂直于衬底的上表面的第一方向上延伸；第一数据存储结构，接触沟道的第一侧壁；在沟道的第二侧壁上的第二数据存储结构；以及在第二数据存储结构的表面上的栅极图案，其中栅极图案在第一方向上彼此间隔开，并且栅极图案在实质上平行于衬底的上表面的第二方向上延伸。
-
公开(公告)号：CN109671709A
公开(公告)日：2019-04-23
申请号：CN201811192019.5
申请日：2018-10-12
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/1052 , H01L21/823842 , H01L21/8239 , H01L27/10814 , H01L27/10817 , H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L27/10891 , H01L27/10894 , H01L27/10897 , H01L29/0649 , H01L27/10805 , H01L27/10852 , H01L27/10861
Abstract: 本发明公开了一种半导体存储器装置及一种制造半导体存储器装置的方法。所述半导体存储器装置包括：装置隔离层，界定衬底的有源区；以及栅极线，掩埋在衬底中且穿过有源区延伸。栅极线中的每一者包括：导电层；衬层，设置在导电层与衬底之间且将导电层与衬底分隔开；以及第一逸出功调整层，设置在导电层及衬层上。第一逸出功调整层包含第一逸出功调整材料。第一逸出功调整层的逸出功小于导电层及衬层的逸出功。本发明的半导体存储器装置具有增强的电特性。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.028 seconds)
