-
公开(公告)号：CN1832034B
公开(公告)日：2012-01-04
申请号：CN200510136190.0
申请日：2005-12-20
Applicant: 三星电子株式会社
IPC: G11C11/407 , G11C11/417 , G11C16/06 , G11C5/00 , G11C5/14 , G11C7/00
CPC classification number: G11C16/12 , G11C5/145 , G11C16/0483
Abstract: 用于产生用于编程非易失性存储器的编程电压的方法包括：产生初始电压，并且响应于初始电压而产生第一斜坡变化电压。第一斜坡变化电压的斜坡变化速度比初始电压的慢。响应于第一斜坡变化电压产生第二斜坡变化电压。第二斜坡变化电压的斜坡变化速度比第一斜坡变化电压的慢。第二斜坡变化电压被输出为用于编程非易失性存储器件的编程电压。编程电压产生电路包括：编程电压产生单元，用于产生初始电压；斜坡变化电路，用于响应于初始电压产生第一斜坡变化电压；电压控制单元，用于产生具有较低波纹的第二斜坡变化电压，并响应于第一斜坡变化电压的电平而输出第一斜坡变化电压或第二斜坡变化电压。还公开了包括编程电压产生电路的半导体存储器件。
-
公开(公告)号：CN101009138B
公开(公告)日：2011-06-08
申请号：CN200710003748.7
申请日：2007-01-24
Applicant: 三星电子株式会社
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/12 , G11C16/3459
Abstract: 本发明提供了一种用于快闪存储器件的编程方法，所述快闪存储器件包括与用于存储指示多个状态中的一个的多位数据的多个存储单元连接的第一和第二位线。该编程方法可以包括：用多位数据将与所选行和第二位线连接的存储单元编程；确定所选行是否是最后行；以及当确定结果为所选行是最后行时，将与作为最后行的所选行和第一位线连接的已编程的存储单元重新编程。
-
公开(公告)号：CN100483550C
公开(公告)日：2009-04-29
申请号：CN03147064.5
申请日：2003-09-12
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/82 , G11C29/846 , G11C2216/22
Abstract: 一个闪存装置能够包括一个第一冗余电路，用来向所述闪存提供用于读操作的读修正信息。闪存装置还能够包括一个与第一冗余电路分开的第二冗余电路，用来向闪存提供用于写操作的写修正信息。闪存装置能够包括一个专用的读操作冗余电路，用来提供读修正信息；以及一个专用的写操作冗余电路，用来提供写修正信息。闪存装置还能够包括一个第一冗余电路，用来存储闪存中一个有缺陷的存储单元的地址；以及一个与第一冗余电路分开的第二冗余电路，用来存储一个有缺陷的存储单元的地址。
-
公开(公告)号：CN101067971A
公开(公告)日：2007-11-07
申请号：CN200710126635.6
申请日：2007-01-09
Applicant: 三星电子株式会社
IPC: G11C16/34
CPC classification number: G11C16/12 , G11C11/5628 , G11C16/0483 , G11C16/3418 , G11C2211/5621
Abstract: 一种闪存装置的编程方法，该闪存装置具有多个存储单元，存储单元用于存储表示多个状态之一的多比特数据。该编程方法包括：用多比特数据将被选的存储单元编程为具有状态之一；检测被安排在分别与至少两个状态相对应的阈值电压分布的预定区域内的已编程存储单元，其中，至少两个状态各自的预定区域由第一校验电压和读电压之一以及第二校验电压来选择，第一校验电压低于第二校验电压并高于读电压；以及同时将检测到的至少两个状态的存储单元编程为具有等于或高于与每个状态相对应的第二校验电压的阈值电压。
-
公开(公告)号：CN101000803A
公开(公告)日：2007-07-18
申请号：CN200710001671.X
申请日：2007-01-11
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/5628 , G11C16/12 , G11C16/3454 , G11C16/3459 , G11C2211/5621
Abstract: 公开了一种闪速存储器件的编程方法，所述闪速存储器件包括用于存储表示状态之一的多比特数据的多个存储单元。所述编程方法包括：通过使用多比特数据对选择为要具有多个状态之一的存储单元进行编程；在具有各个状态的已编程的存储单元分布于其中的、阈值电压分布的预定区域之内，检测已编程的存储单元，其中，通过第一验证电压和读取电压之一以及第二验证电压来选择各个状态的预定区域，第一验证电压比第二验证电压低而比读取电压高；以及对已检测的存储单元进行编程，以具有与各个状态相对应的第二验证电压相等或比所述第二验证电压高的阈值电压。
-
Patent Agency Ranking
公开(公告)号：CN1832034A
公开(公告)日：2006-09-13
申请号：CN200510136190.0
申请日：2005-12-20
Applicant: 三星电子株式会社
IPC: G11C11/407 , G11C11/417 , G11C16/06 , G11C5/00 , G11C5/14 , G11C7/00
CPC classification number: G11C16/12 , G11C5/145 , G11C16/0483
Abstract: 用于产生用于编程非易失性存储器的编程电压的方法包括：产生初始电压，并且响应于初始电压而产生第一斜坡变化电压。第一斜坡变化电压的斜坡变化速度比初始电压的慢。响应于第一斜坡变化电压产生第二斜坡变化电压。第二斜坡变化电压的斜坡变化速度比第一斜坡变化电压的慢。第二斜坡变化电压被输出为用于编程非易失性存储器件的编程电压。编程电压产生电路包括：编程电压产生单元，用于产生初始电压；斜坡变化电路，用于响应于初始电压产生第一斜坡变化电压；电压控制单元，用于产生具有较低波纹的第二斜坡变化电压，并响应于第一斜坡变化电压的电平而输出第一斜坡变化电压或第二斜坡变化电压。还公开了包括编程电压产生电路的半导体存储器件。
-
公开(公告)号：CN1779860A
公开(公告)日：2006-05-31
申请号：CN200510108637.3
申请日：2005-10-10
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C2211/5642
Abstract: 一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值。页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。
-
公开(公告)号：CN1779859A
公开(公告)日：2006-05-31
申请号：CN200510108634.X
申请日：2005-10-10
Applicant: 三星电子株式会社
Abstract: 在一方面，提供了一种可在编程模式和读出模式中操作的非易失性存储器设备。该存储器设备包括具有多个非易失性存储器单元、多条字线、和多条位线的存储器单元阵列。该存储器设备还包括用于输出从存储器阵列的位线读出的数据的内部数据输出线、和可操作性地连接在存储器单元阵列的位线和内部数据输出线之间的页面缓存器。该页面缓存器包括选择性地连接到位线的检测节点、具有选择性地连接到检测节点的锁存节点的锁存电路，在编程模式和读出模式中设置锁存节点的逻辑电压的锁存输入路径、和从锁存输入路径分离并且根据锁存节点的逻辑电压设置内部数据输出线的逻辑电压的锁存输出路径。
-
公开(公告)号：CN101552036B
公开(公告)日：2014-10-01
申请号：CN200910130671.9
申请日：2009-03-27
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/5642 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5634
Abstract: 公开了一种具有多个串的快闪存储设备，其中每个串包括多个第一存储单元和多个第二存储单元。每个串中的多个第二存储单元中的一个第二存储单元被设置为编程状态，其余第二存储单元被设置为擦除状态。
-
公开(公告)号：CN101441893B
公开(公告)日：2014-06-25
申请号：CN200810177916.9
申请日：2008-11-21
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/16
Abstract: 抑制寄生电荷积累的非易失性存储器件及其操作方法。操作电荷俘获非易失性存储器件的方法包括：通过选择性擦除第一串中第一多个非易失性存储单元以及随后选择性擦除第一串中第二多个非易失性存储单元来擦除第一串非易失性存储单元的操作，第二多个非易失性存储单元与第一多个非易失性存储单元交替。选择性擦除第一多个非易失性存储单元的操作可包括在抑制擦除第二多个非易失性存储单元的阻断条件下，在偏置第二多个非易失性存储单元的同时，擦除第一多个非易失性存储单元。选择性擦除第二多个非易失性存储单元的操作可包括在抑制擦除第一多个非易失性存储单元的阻断条件下，在偏置第一多个非易失性存储单元的同时，擦除第二多个非易失性存储单元。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.054 seconds)
