-
公开(公告)号：CN116991753A
公开(公告)日：2023-11-03
申请号：CN202310484622.5
申请日：2023-04-28
Applicant: 三星电子株式会社
Abstract: 提供了存储装置、用于存储装置的操作方法和存储控制器。所述存储装置包括：存储单元阵列；和命令/地址译码器，包括缓冲存储器、被配置为对命令/地址信息进行译码的第一译码逻辑电路和被配置为对地址表进行译码的第二译码逻辑电路。命令/地址译码器被配置为：通过第一译码逻辑电路对从存储控制器接收的第一命令进行译码以获得表同步命令，通过第二译码逻辑电路对自接收到第一命令起预定义时延之后从存储控制器接收到的数据进行译码以获得地址表，将地址表存储在缓冲存储器中，通过第一译码逻辑电路对从存储控制器接收的第二命令进行译码，以获得基于表的命令和与地址表相关联的索引信息，和对与索引信息相对应的地址执行基于表的命令。
-
Patent Agency Ranking
公开(公告)号：CN113760598A
公开(公告)日：2021-12-07
申请号：CN202110609330.0
申请日：2021-06-01
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器模块及操作方法。所述存储器模块包括：存储器装置，被配置为：从主机接收第一刷新命令，并且在刷新时间期间响应于第一刷新命令而执行刷新操作；以及计算单元，被配置为：检测从主机提供给存储器装置的第一刷新命令，并且在刷新时间期间将第一错误图案写入存储器装置的第一地址处。
-
公开(公告)号：CN114721981A
公开(公告)日：2022-07-08
申请号：CN202111545971.0
申请日：2021-12-16
Applicant: 三星电子株式会社
Abstract: 提供了一种包括具有改进的可靠性的存储器器件的半导体器件。所述半导体器件包括：至少一个数据引脚，被配置为传输数据信号；至少一个命令地址引脚，被配置为传输命令和地址；至少一个串行引脚，被配置为传输串行数据信号；以及处理电路，连接到所述至少一个数据引脚和所述至少一个串行引脚。所述处理电路被配置为通过至少一个数据引脚从外部接收数据信号，并且所述处理电路被配置为响应于所接收的数据信号而通过至少一个串行引脚输出串行数据信号。
-
公开(公告)号：CN114721980A
公开(公告)日：2022-07-08
申请号：CN202111079951.9
申请日：2021-09-15
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 提供了一种加速器、包括加速器的计算系统以及加速器的操作方法。所述加速器包括：信号控制/监测电路，被配置为：基于监测从主机提供的信号，检测进入存储器装置的自刷新模式和退出自刷新模式；加速器逻辑，被配置为：生成第一命令/地址信号和第一条数据；以及选择器，被配置为：基于检测到进入自刷新模式而将第一命令/地址信号和第一条数据输出到存储器装置，并且基于检测到退出自刷新模式而将从主机提供的第二命令/地址信号和第二条数据输出到存储器装置。
-
公开(公告)号：CN114678051A
公开(公告)日：2022-06-28
申请号：CN202111454561.5
申请日：2021-12-01
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 提供了一种包括具有改进的可靠性的存储器器件的电子设备。半导体器件包括：数据引脚，被配置为发送数据信号；命令/地址引脚，被配置为发送命令和地址；命令/地址接收器，连接到命令/地址引脚；以及计算单元，连接到命令/地址接收器，其中，命令/地址接收器通过命令/地址引脚从外部接收第一命令和第一地址并基于第一命令和第一地址生成第一指令，并且计算单元接收第一指令并基于第一指令执行计算。
-
公开(公告)号：CN204168672U
公开(公告)日：2015-02-18
申请号：CN201420593163.0
申请日：2014-10-14
Applicant: 三星电子株式会社
IPC: H05K7/02
Abstract: 本实用新型公开一种电子装置，包括：设置在所述电子装置的一侧而分别连接附加装置的第一安置部及第二安置部，其中，所述第二安置部至少部分地层叠于所述第一安置部。根据本实用新型的实施例的电子装置，可使多个附加装置在彼此层叠的状态下结合、安装，从而能够安装多个附加装置并减少其所需的面积。因此，在配置电子装置的部件时，可改善设计自由度，并且高效地利用电子装置的有限的空间。
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
