公开(公告)号：CN1037721C

公开(公告)日：1998-03-11

申请号：CN95103348.4

申请日：1995-04-11

Applicant: 三星电子株式会社

Inventor： 李城秀 ,  金镇棋

IPC: G11C11/407 ,  G11C11/40

CPC classification number: G11C29/785 ,  G11C29/24

Abstract: 本发明涉及修复半导体存储器器件中缺陷的方法和电路。电路包括与若干电保险丝并联的充电节点；输出有缺陷地址的存储信号的装置；根据存储信号向充电节点提供电流的装置；根据充电节点的逻辑电平输出冗余块驱动信号以便替换有缺陷地址的冗余传感放大器；以及控制器，用于对从所述存储器器件外部提供的地址信号解码，于是在被选择的保险丝中形成一个电流通路，保险丝被从充电节点提供的电流烧断，控制器由有缺陷地址的存储信号驱动。

公开(公告)号：CN1139276A

公开(公告)日：1997-01-01

申请号：CN95117154.2

申请日：1995-09-08

Applicant: 三星电子株式会社

Inventor： 金镇棋 ,  林亨圭 ,  李城秀

IPC: G11C14/00

CPC classification number: G11C16/10 ,  G11C16/30

Abstract: 在非易失性半导体存储器中的自动编程电压发生器，包括产生编程电压的高压发生器，用于检测每当所选择的存储器单元未被成功地编程时，在预定的电压范围内，顺序地增加编程电压的电平的微调电路，用于将所检测的电压电平与参考电平比较，然后产生比较信号的比较电路，和用于响应比较信号起动高压发生器的高压发生控制电路。

公开(公告)号：CN102270501A

公开(公告)日：2011-12-07

申请号：CN201110145953.3

申请日：2011-06-01

Applicant: 三星电子株式会社

Inventor： 崔奇焕 ,  李城秀 ,  朴宰佑 ,  朱相炫

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/3436

Abstract: 一种用于非易失性存储器件的编程方法，包括：执行LSB编程操作编程全部LSB逻辑页面，之后执行MSB编程操作编程全部MSB逻辑页面，其中，在LSB编程操作期间，将选择的MLC编程为负中间编程状态。用于LSB和MSB编程操作的编程序列相对于字线的排列次序可以是顺序的或非顺序的。

公开(公告)号：CN101853699A

公开(公告)日：2010-10-06

申请号：CN201010129599.0

申请日：2010-03-04

Applicant: 三星电子株式会社

Inventor： 朴晸壎 ,  李城秀

IPC: G11C16/02 ,  G11C16/10

CPC classification number: G11C16/22

Abstract: 本发明是一种非易失性存储设备的操作方法，它包括：对数据做随机化处理以保存随机化数据；擦除随机化数据；以及在读操作时，根据非易失性存储设备的标记单元信息来输出擦除数据。

公开(公告)号：CN1779860A

公开(公告)日：2006-05-31

申请号：CN200510108637.3

申请日：2005-10-10

Applicant: 三星电子株式会社

Inventor： 李城秀 ,  林瀛湖 ,  赵显哲 ,  蔡东赫

IPC: G11C16/06 ,  G06F12/00

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/0483 ,  G11C2211/5642

Abstract: 一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值。页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。

公开(公告)号：CN1779859A

公开(公告)日：2006-05-31

申请号：CN200510108634.X

申请日：2005-10-10

Applicant: 三星电子株式会社

Inventor： 李城秀 ,  林瀛湖 ,  赵显哲 ,  蔡东赫

IPC: G11C16/06 ,  G06F12/00

Abstract: 在一方面，提供了一种可在编程模式和读出模式中操作的非易失性存储器设备。该存储器设备包括具有多个非易失性存储器单元、多条字线、和多条位线的存储器单元阵列。该存储器设备还包括用于输出从存储器阵列的位线读出的数据的内部数据输出线、和可操作性地连接在存储器单元阵列的位线和内部数据输出线之间的页面缓存器。该页面缓存器包括选择性地连接到位线的检测节点、具有选择性地连接到检测节点的锁存节点的锁存电路，在编程模式和读出模式中设置锁存节点的逻辑电压的锁存输入路径、和从锁存输入路径分离并且根据锁存节点的逻辑电压设置内部数据输出线的逻辑电压的锁存输出路径。