多电平单元存储器器件及相关读取方法

    公开(公告)号:CN1822227B

    公开(公告)日:2012-01-11

    申请号:CN200510131616.3

    申请日:2005-12-15

    Inventor: 金大汉 李升根

    Abstract: 一种NOR闪存存储器器件包括适合于存储至少两个比特数据的存储器单元。通过生成检测最高有效比特(MSB)的值的、具有第一幅值的基准电流,以及生成检测最低有效比特(LSB)的值的、具有第二幅值的基准电流,在存储器单元上执行读操作。在读操作期间,通过把第一和第二基准电流与流过存储器单元的电流量进行比较,检测MSB和LSB的各自的值。根据基准电压生成器所生成的不同的基准电压确定第一和第二基准电流的各自的幅值。

    非易失性半导体存储器件
    14.
    发明授权

    公开(公告)号:CN100541666C

    公开(公告)日:2009-09-16

    申请号:CN200410084950.3

    申请日:2004-08-19

    Inventor: 李承源 李升根

    Abstract: 根据本发明实施例的存储器件包括:参考单元阵列和多个存储体。每个存储体包括存储单元。多个电流复制器电路分别对应于存储体。每个电流复制器电路复制流经参考单元阵列的参考电流来产生参考电压。多个读取决分别对应于存储体。每个读取块包括多个读取放大器,用于响应于来自相应电流复制器电路的参考电压,从相应存储体读取数据。减小了存储单元的布局面积并提高了读取速度。

    具有脉冲串读出操作模式的闪速存储器装置

    公开(公告)号:CN100541649C

    公开(公告)日:2009-09-16

    申请号:CN200410047758.7

    申请日:2004-04-05

    Inventor: 李升根 朴镇城

    Abstract: 公开一种闪速存储器装置,其中包括多个列,每个列都同多个存储器单元相连。列选择器电路根据列地址选择一部分列,并且多个读出放大器组同由列选择器电路选中的列相连。该列选择器电路根据是否是按4N排列该列地址,以可变方式选择列,其中N的值为等于或大于1的整数。例如,当列地址按4N排列时,列选择器电路选择该列地址的列,而当列地址不按4N排列时,列选择器电路选择高位列地址的列。

Patent Agency Ranking