半导体器件
    11.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114628436A

    公开(公告)日:2022-06-14

    申请号:CN202210171597.0

    申请日:2017-02-16

    Inventor: 成东俊 朴淳五

    Abstract: 本公开提供了半导体器件。一种制造存储器件的方法包括在基板上顺序地形成初级选择器件层、初级中间电极层和初级可变电阻层并且然后蚀刻初级选择器件层、初级中间电极层和初级可变电阻层,由此形成选择器件、中间电极和可变电阻层。选择器件的侧部分和可变电阻层的侧部分的至少之一被去除,使得中间电极在平行于基板的顶部的第一方向上的第一宽度大于可变电阻层在第一方向上的第二宽度或选择器件在第一方向上的第三宽度。盖层形成在选择器件的被蚀刻的侧部分的侧壁和可变电阻层的被蚀刻的侧部分的侧壁的至少之一上。

    半导体器件
    12.
    发明公开

    公开(公告)号:CN110875427A

    公开(公告)日:2020-03-10

    申请号:CN201910608310.4

    申请日:2019-07-08

    Abstract: 提供了一种半导体器件。所述半导体器件包括:第一电极和位于所述第一电极上的第一碳层。开关层被设置在所述第一碳层上,第二碳层被设置在所述开关层上。至少一个隧穿氧化物层被设置在所述第一碳层与所述第二碳层之间。所述半导体器件还包括位于所述第二碳层上的第二电极。

    可变电阻存储器装置
    13.
    发明公开

    公开(公告)号:CN110858600A

    公开(公告)日:2020-03-03

    申请号:CN201910739568.8

    申请日:2019-08-12

    Abstract: 一种可变电阻存储器装置可包括第一导线、多个堆叠结构和模制图案。第一导线可形成在衬底上。所述多个堆叠结构可形成在第一导线上,并且所述多个堆叠结构中的每一个包括彼此堆叠的下电极、可变电阻图案和中间电极。模制图案可形成在第一导线上,以填充所述多个堆叠结构之间的空间。模制图案的上部可包括表面处理层,并且模制图案的下部可包括非表面处理层。

Patent Agency Ranking