-
公开(公告)号：CN113764029A
公开(公告)日：2021-12-07
申请号：CN202110614942.9
申请日：2021-06-02
Applicant: 三星电子株式会社
Abstract: 根据本公开的技术构思的错误校正设备包括：校正子生成电路，被配置为接收数据并针对数据生成多个校正子；部分系数生成电路，被配置为在生成多个校正子的同时，通过使用数据来生成与错误位置多项式的系数的一部分有关的部分系数信息；错误位置确定电路，被配置为基于多个校正子和部分系数信息来确定错误位置多项式的系数，并通过使用错误位置多项式来获得数据中的错误的位置；以及错误校正电路，被配置为根据错误的位置来校正数据中的错误。
-
公开(公告)号：CN113094203A
公开(公告)日：2021-07-09
申请号：CN202010894129.7
申请日：2020-08-31
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列、纠错电路和控制逻辑电路。纠错电路包括纠错码(ECC)解码器，纠错码(ECC)解码器用于对从存储器单元阵列的目标页读取的包括主数据和奇偶校验数据的码字执行ECC解码，以校正读取的码字中的错误。控制逻辑电路基于来自外部存储器控制器的命令和地址来控制纠错电路。ECC解码器具有t位纠错能力，使用奇偶校验矩阵基于码字生成校正子，在t‑2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，并且基于搜索到的错误位置校正码字中的错误。
-
公开(公告)号：CN113094203B
公开(公告)日：2025-04-11
申请号：CN202010894129.7
申请日：2020-08-31
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列、纠错电路和控制逻辑电路。纠错电路包括纠错码(ECC)解码器，纠错码(ECC)解码器用于对从存储器单元阵列的目标页读取的包括主数据和奇偶校验数据的码字执行ECC解码，以校正读取的码字中的错误。控制逻辑电路基于来自外部存储器控制器的命令和地址来控制纠错电路。ECC解码器具有t位纠错能力，使用奇偶校验矩阵基于码字生成校正子，在t‑2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，并且基于搜索到的错误位置校正码字中的错误。
-
公开(公告)号：CN119380791A
公开(公告)日：2025-01-28
申请号：CN202410926917.8
申请日：2024-07-11
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了存储器模块和存储器模块的控制器的操作方法。示例基于CXL（计算快速链接）的存储器模块包括存储器装置和控制器。所述存储器装置包括多个易失性存储器单元，并且存储数据或读取存储的数据。控制器通过CXL接口与主机装置通信并且控制存储器装置。控制器包括：纠错码（ECC）电路，通过将基于里德‑所罗门编码生成的奇偶校验向量添加到从主机装置接收的数据来生成第一码字；错误注入电路，生成错误码元并且通过将错误码元注入到第一码字的至少一部分中来生成第二码字；以及存储器装置接口，控制存储器装置，使得被注入错误码元的第二码字被存储在存储器装置中。控制器确定被注入到第二码字中的错误码元的数量。
-
公开(公告)号：CN116343871A
公开(公告)日：2023-06-27
申请号：CN202211223298.3
申请日：2022-10-08
Applicant: 三星电子株式会社
Abstract: 公开了在非易失性存储器中重编程数据的方法和编程数据的方法。在一种在非易失性存储器装置中对数据进行重编程的方法中，所述非易失性存储器装置包括多个页，所述多个页中的每个页包括多个存储器单元，从编程在所述多个页中的多个页数据之中读取编程在第一页中的第一页数据。所述多个页数据具有包括多个状态的阈值电压分布。对第一页数据执行纠错码(ECC)解码。基于对第一页数据执行ECC解码的结果和重编程电压，对包括在第一页数据中的多个位之中的发生错误的目标位选择性地执行重编程操作。目标位与所述多个状态之中的第一状态对应。重编程电压的电压电平被适应性地改变。
-
Patent Agency Ranking
公开(公告)号：CN116129967A
公开(公告)日：2023-05-16
申请号：CN202211369589.3
申请日：2022-11-03
Applicant: 三星电子株式会社
Abstract: 提供操作存储器系统的方法、存储器系统和存储器装置。所述操作包括包含多个存储器块的存储器装置和存储器控制器的存储器系统的方法包括：由存储器控制器检测具有大于或等于第一参考值的劣化计数的第一存储器块。由存储器控制器将用于第一存储器块的第一命令发送到存储器装置。由存储器装置响应于第一命令，通过将第一电压施加到连接到第一存储器块的多条字线中的全部并且将第二电压施加到连接到第一存储器块的位线来执行恢复操作。第一电压大于被施加以导通连接到所述多条字线中的全部的存储器单元的电压。第二电压大于在编程操作、读取操作或擦除操作期间施加到所述位线的电压。
-
公开(公告)号：CN115996571A
公开(公告)日：2023-04-21
申请号：CN202211265456.1
申请日：2022-10-17
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置。所述非易失性存储器装置包括：基底；堆叠结构，包括在水平方向上延伸的第一栅极层和在水平方向上延伸并且在竖直方向上与第一栅极层间隔开设置的第二栅极层；多个第一沟道结构，在竖直方向上穿透堆叠结构的第一沟道区域；多个第二沟道结构，在竖直方向上穿透堆叠结构的第二沟道区域；第一反熔丝结构和第二反熔丝结构，各自在竖直方向上穿透堆叠结构的反熔丝区域；第一反熔丝晶体管，通过第一反熔丝结构电连接到第一栅极层；以及第二反熔丝晶体管，通过第二反熔丝结构电连接到第二栅极层。
-
公开(公告)号：CN115994049A
公开(公告)日：2023-04-21
申请号：CN202210773795.4
申请日：2022-07-01
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 一种半导体存储器装置包括存储器单元阵列、管芯上错误校正码(ECC)引擎和控制逻辑电路。管芯上ECC引擎基于ECC在写入操作中：对主数据执行ECC编码以生成第一奇偶校验数据；基于中毒模式信号用中毒标志选择性地替换所述第一奇偶校验数据的一部分以生成第二奇偶校验数据；将所述主数据提供给所述存储器单元阵列的目标页中的正常单元区域；并且将所述第一奇偶校验数据提供给所述目标页中的奇偶校验单元区域或将所述中毒标志和所述第二奇偶校验数据提供给所述奇偶校验单元区域。所述控制逻辑电路基于来自存储器控制器的命令和地址控制所述管芯上ECC引擎并且生成所述中毒模式信号。
-
公开(公告)号：CN115632040A
公开(公告)日：2023-01-20
申请号：CN202210807570.6
申请日：2022-07-08
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B41/30 , H10B43/30
Abstract: 提供了一种半导体器件。该半导体器件包括：在第一方向上交替布置的多个绝缘层和多个栅电极；以及在所述第一方向上穿过所述多个栅电极和所述多个绝缘层的多个沟道结构，其中，所述多个栅电极中的每一个包括：包括围绕所述多个沟道结构的内壁的第一导电层；以及在与所述第一方向垂直的第二方向上与所述多个沟道结构分离的第二导电层，其中，所述第二导电层的电阻率小于所述第一导电层的电阻率。
-
公开(公告)号：CN114627957A
公开(公告)日：2022-06-14
申请号：CN202111211055.3
申请日：2021-10-18
Applicant: 三星电子株式会社
Abstract: 公开存储器装置和包括该存储器装置的存储器系统。所述存储器装置包括：存储器单元阵列，包括布置成多个行的存储器单元；ECC引擎，被配置为：检测响应于读取命令和读取地址而从存储器单元阵列读取的第一数据中的错误，输出第一错误发生信号，并且纠正第一数据中的错误；行故障检测器，被配置为输出故障行地址，故障行地址指示所述多个行之中的故障行；以及标志生成器，被配置为：接收读取地址、第一错误发生信号和故障行地址，并且生成解码状态标志或故障行标志，解码状态标志指示错误是否被检测到以及错误是否被纠正，故障行标志指示包括在读取地址中的读取行地址为故障行地址。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.029 seconds)
