-
公开(公告)号：CN110942799B
公开(公告)日：2025-05-13
申请号：CN201910890918.0
申请日：2019-09-20
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了有多种纠错功能的存储器器件和存储器系统及其操作方法。所述存储器系统包括：存储器单元阵列，包括第一存储器区域和第二存储器区域；输入/输出电路，包括输入/输出线，其用于向第一存储器区域和第二存储器区域发送或从第一存储器区域和第二存储器区域接收数据位和奇偶校验位；和纠错电路，包括多个子纠错电路，该多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中第一子纠错电路用于对通过输入/输出线接收的第一存储器区域的第一数据位执行第一纠错操作，第二子纠错电路用于对通过输入/输出线接收的第二存储器区域的第二数据位执行第二纠错操作。第一存储器区域具有比第二存储器区域更高的误码率。
-
公开(公告)号：CN117062448A
公开(公告)日：2023-11-14
申请号：CN202310509405.7
申请日：2023-05-08
Applicant: 三星电子株式会社
IPC: H10B61/00
Abstract: 提供了磁性存储器件和包括其的电子设备。磁性存储器件包括：顺序堆叠在第一衬底区域上的第一上绝缘层和第二上绝缘层以及第一模制层；在第一上绝缘层中沿第一方向间隔开的第一初级布线结构和第一次级布线结构；在第二上绝缘层中位于第一初级布线结构上的第二布线结构和位于第一次级布线结构上的参考布线结构；位于第二布线结构上的第一结构；位于参考布线结构上的第二结构；在第一模制层中位于第二布线结构与第一结构之间并且不位于参考布线结构与第二结构之间的下电极接触；位于第一结构上的位线结构；以及位于第二结构上的参考位线结构。第一结构和第二结构均包括下电极、MTJ结构、中间电极和上电极。
-
公开(公告)号：CN110391266B
公开(公告)日：2023-08-18
申请号：CN201910302589.3
申请日：2019-04-16
Applicant: 三星电子株式会社
IPC: H10B61/00
Abstract: 提供了一种半导体器件，其包括：位于衬底上的栅极结构；源极接触和漏极接触，分别位于栅极结构的相对侧处，并连接到衬底；磁隧道结，连接到漏极接触；第一导线，连接到源极接触；以及第二导线，通过第一通路接触连接到第一导线。第二导线相对于第一导线远离衬底。第一导线和第二导线沿第一方向平行地延伸。第一导线和第二导线在与第一方向交叉的第二方向上具有宽度。第一导线的宽度和第二导线的宽度相同。第一通路接触沿与衬底的顶表面垂直的第三方向与源极接触对齐。
-
公开(公告)号：CN110718568A
公开(公告)日：2020-01-21
申请号：CN201910618600.7
申请日：2019-07-10
Applicant: 三星电子株式会社
IPC: H01L27/22
Abstract: 一种磁存储器件包括：包括单元区和外围电路区的基板；第一层间绝缘层，覆盖基板的单元区和外围电路区；在第一层间绝缘层中的互连线；外围导线和外围导电接触，在外围电路区上的第一层间绝缘层上，外围导电接触在外围导线与互连线中的相应一条互连线之间；底电极接触，在单元区上的第一层间绝缘层上并且连接到互连线中的相应一条互连线；以及在底电极接触上的数据存储图案，其中外围导线处于底电极接触的顶表面与底电极接触的底表面之间的高度处。
-
公开(公告)号：CN111211220B
公开(公告)日：2025-05-13
申请号：CN201910863772.0
申请日：2019-09-12
Applicant: 三星电子株式会社
Abstract: 提供了磁随机存取存储器(MRAM)装置。MRAM装置可包括：磁隧道结(MTJ)，其包括在竖直方向上按次序堆叠的自由层和钉扎层；以及导电层，其邻近于MTJ的自由层。导电层可包括水平部分以及远离水平部分突出并且在垂直于竖直方向的水平方向上彼此间隔开的第一突出部分和第二突出部分。自由层的一侧和水平部分的一侧可形成笔直的一侧。
-
Patent Agency Ranking
公开(公告)号：CN110718568B
公开(公告)日：2024-06-04
申请号：CN201910618600.7
申请日：2019-07-10
Applicant: 三星电子株式会社
Abstract: 一种磁存储器件包括：包括单元区和外围电路区的基板；第一层间绝缘层，覆盖基板的单元区和外围电路区；在第一层间绝缘层中的互连线；外围导线和外围导电接触，在外围电路区上的第一层间绝缘层上，外围导电接触在外围导线与互连线中的相应一条互连线之间；底电极接触，在单元区上的第一层间绝缘层上并且连接到互连线中的相应一条互连线；以及在底电极接触上的数据存储图案，其中外围导线处于底电极接触的顶表面与底电极接触的底表面之间的高度处。
-
公开(公告)号：CN110660423B
公开(公告)日：2023-05-23
申请号：CN201910548748.8
申请日：2019-06-24
Applicant: 三星电子株式会社
IPC: G11C11/16
Abstract: 公开了一种存储器设备。该存储器设备包括：包括目标单元的存储单元阵列；驱动字线的行解码器；以及被配置为驱动位线和源极线的写入驱动器与感测放大器。行解码器被配置为在第一编程操作和第二编程操作中驱动字线。在第一编程操作开始和第二编程操作结束之间，写入驱动器与感测放大器被配置为连续地用第二驱动电压驱动连接到目标单元的位线或用第三驱动电压驱动连接到目标单元的源极线。
-
公开(公告)号：CN115411177A
公开(公告)日：2022-11-29
申请号：CN202111091288.4
申请日：2021-09-17
Applicant: 首尔大学校产学协力团 , 三星电子株式会社
Abstract: 一种核磁化翻转方法包括通过向第一磁性斯格明子施加第一交流(AC)磁场将所述第一磁性斯格明子变换成斯格明子纹理，并且然后通过向斯格明子纹理施加第二AC磁场将斯格明子纹理变换成第二磁性斯格明子。第一磁性斯格明子可以在半球形壳体上形成，该半球形壳体可以通过以下方式形成：(i)制备具有多个突起的膜，以及(ii)在所述膜上堆叠包括铂(Pt)、镍(Ni)、或钯(Pd)中的至少一种的第一层和包括铁磁材料的第二层。第一AC磁场和第二AC磁场可以具有不同频率。
-
公开(公告)号：CN108987566A
公开(公告)日：2018-12-11
申请号：CN201810557716.X
申请日：2018-06-01
Applicant: 三星电子株式会社
IPC: H01L45/00
CPC classification number: H01L27/228 , G11C11/161 , H01L43/02 , H01L43/08 , H01L43/12
Abstract: 一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在衬底的表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并垂直于衬底的表面延伸。
-
公开(公告)号：CN106159081A
公开(公告)日：2016-11-23
申请号：CN201610318799.8
申请日：2016-05-13
Applicant: 三星电子株式会社
CPC classification number: H01L43/12 , H01L21/02071 , H01L21/02266 , H01L21/31105 , H01L21/32131 , H01L43/08
Abstract: 本发明提供了一种形成图案的方法、磁性存储器装置及其制造方法。所述形成图案的方法包括步骤：在衬底上形成蚀刻目标层；将蚀刻目标层图案化以形成图案；利用从第一离子源产生的第一离子束在图案的侧壁上形成绝缘层；以及利用从第二离子源产生的第二离子束去除绝缘层，其中第一离子源和第二离子源中的每一个包括绝缘源，并且其中绝缘源包括氧或氮中的至少一个。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.035 seconds)
