公开(公告)号：CN115798541A

公开(公告)日：2023-03-14

申请号：CN202210553974.7

申请日：2022-05-20

Applicant: 三星电子株式会社

Inventor： 姜相圭 ,  申知恩 ,  方湖喆 ,  李惠媛

IPC: G11C11/4078 ,  G11C11/4096 ,  G11C29/50

Abstract: 公开了半导体存储器装置和存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；以及控制逻辑电路，被配置为控制所述半导体存储器装置。控制逻辑电路包括：模式寄存器；以及剩余寿命计算装置，被配置为基于以下中的一个或多个来对使用度量进行计数：从存储器控制器接收的时钟信号的数量，发送到存储器控制器或从存储器控制器接收的数据的量，和/或从存储器控制器接收的命令的数量。剩余寿命计算装置基于使用度量生成表示所述半导体存储器装置的剩余寿命的剩余寿命码，并且将剩余寿命码存储在模式寄存器中。

公开(公告)号：CN107845395A

公开(公告)日：2018-03-27

申请号：CN201710717932.1

申请日：2017-08-21

Applicant: 三星电子株式会社

Inventor： 姜相圭

IPC: G11C7/10 ,  G11C7/22

CPC classification number: G11C7/222 ,  G06F3/0629 ,  G06F12/0246 ,  G06F12/0891 ,  G11C5/04 ,  G11C7/02 ,  G11C7/1057 ,  G11C7/1066 ,  G11C7/1075 ,  G11C7/1084 ,  G11C7/1093 ,  G11C7/225 ,  H01L25/105 ,  G11C7/1072

Abstract: 公开一种存储器装置及其时钟分配方法。一种存储器装置包括：第一数据缓冲器，接收第一频带或第二频带的数据；第一时钟缓冲器，当第一数据缓冲器接收第一频带的数据时将第一频带的时钟信号提供给第一数据缓冲器，并且当第一数据缓冲器接收第二频带的数据时将第二频带的时钟信号提供给第一数据缓冲器；第二数据缓冲器，接收第一频带或第二频带的数据，并且响应于接收到第二频带的数据，从第一时钟缓冲器接收第二频带的时钟信号；第二时钟缓冲器，在第一频带操作中将第一频带的时钟信号提供给第二数据缓冲器。

公开(公告)号：CN107240413A

公开(公告)日：2017-10-10

申请号：CN201710196463.3

申请日：2017-03-29

Applicant: 三星电子株式会社

Inventor： 柳承佑 ,  姜相圭

IPC: G11C7/10 ,  G11C7/22

CPC classification number: G11C11/4096 ,  G06F1/08 ,  G06F1/12 ,  G11C7/1003 ,  G11C7/1066 ,  G11C7/1093 ,  G11C8/18 ,  G11C11/4076 ,  G11C17/16 ,  G11C29/023 ,  G11C2029/0411 ,  G11C7/1063 ,  G11C7/109 ,  G11C7/222

Abstract: 本公开涉及半导体存储器装置和对半导体存储器装置进行操作的方法。半导体存储器装置包括存储器单元阵列和控制逻辑电路。控制逻辑电路基于命令和地址控制对存储器单元阵列的存取。所述半导体存储器装置以与来自外部的存储器控制器的时钟信号同步的方式执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作。所述半导体存储器装置以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。