-
Patent Agency Ranking
公开(公告)号：CN112071876A
公开(公告)日：2020-12-11
申请号：CN202010391513.5
申请日：2020-05-11
Applicant: 三星电子株式会社
Abstract: 一种磁存储器件包括：在基板上的下接触插塞；在下接触插塞上的磁隧道结图案；底电极，在下接触插塞和磁隧道结图案之间并与磁隧道结图案的底表面接触；以及顶电极，在磁隧道结图案的顶表面上。底电极、磁隧道结图案和顶电极中的每个在垂直于基板的顶表面的第一方向上具有厚度。底电极的第一厚度是磁隧道结图案的第二厚度的约0.6至1.1倍。
-
公开(公告)号：CN109935682A
公开(公告)日：2019-06-25
申请号：CN201811398018.6
申请日：2018-11-22
Applicant: 三星电子株式会社
Abstract: 提供了磁性存储器装置和用于制造其的方法，所述磁性存储器装置包括：基底；隧道势垒图案，位于基底上；第一磁性图案和第二磁性图案，彼此分隔开并且隧道势垒图案位于第一磁性图案和第二磁性图案之间；以及短路防止图案，与隧道势垒图案分隔开并且第二磁性图案位于短路防止图案和隧道势垒图案之间。短路防止图案包括交替堆叠的至少两个氧化物层和至少两个金属层。
-
公开(公告)号：CN102142442B
公开(公告)日：2016-03-16
申请号：CN201010611021.9
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/24 , H01L27/22 , H01L21/3213 , H01L21/768 , H01L21/8229 , H01L45/00 , H01L43/00 , H01L43/12
Abstract: 本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。
-
公开(公告)号：CN102142442A
公开(公告)日：2011-08-03
申请号：CN201010611021.9
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/24 , H01L27/22 , H01L21/3213 , H01L21/768 , H01L21/8229 , H01L45/00 , H01L43/00 , H01L43/12
Abstract: 本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。
-
公开(公告)号：CN101256831A
公开(公告)日：2008-09-03
申请号：CN200810004459.3
申请日：2008-01-30
Applicant: 三星电子株式会社
IPC: G11C11/16
CPC classification number: G11C11/15 , G11C11/005 , G11C11/161 , G11C11/1659 , G11C11/1675 , G11C11/5607 , G11C11/5678 , G11C13/00 , G11C13/0004 , G11C13/02 , H01L27/224 , H01L27/228 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/06 , H01L45/085 , H01L45/1233 , H01L45/14 , H01L45/146 , H01L45/147 , Y10S977/754 , Y10S977/935
Abstract: 一种集成电路存储器装置可以包括集成电路基底，以及在所述集成电路基底上的多位存储器单元。所述多位存储器单元可以被配置为：通过改变所述多位存储器单元的第一特性来储存第一数据位，以及通过改变所述多位存储器单元的第二特性来储存第二数据位。此外，所述第一和第二特性可以不同。还描述了相关方法。
-
-
-
-
Search Results
15
records
(took 0.019 seconds)
