知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

45 records (took 0.02 seconds)

    半导体元件和半导体装置
    11.
    发明公开
    半导体元件和半导体装置 有权

    公开(公告)号：CN109994445A

    公开(公告)日：2019-07-09

    申请号：CN201711470436.7

    申请日：2017-12-29

    Applicant: 三垦电气株式会社

    Inventor： 鸟居克行

    IPC: H01L23/488 ,  H01L23/495

    Abstract: 本申请实施例提供一种半导体元件和半导体装置，该半导体元件的表面呈四边形，该半导体元件具有用于接收控制信号的栅极焊盘，其中，栅极焊盘的数量为至少两个，其中，至少两个所述栅极焊盘被分别设置在所述四边形的一边的两端部。根据本申请，在制造半导体装置时，不需要准备栅极焊盘位置不同的半导体元件，从而降低了制造半导体装置的复杂度。

    半导体装置
    12.
    发明公开
    半导体装置 有权

    公开(公告)号：CN104465769A

    公开(公告)日：2015-03-25

    申请号：CN201410482814.3

    申请日：2014-09-19

    Applicant: 三垦电气株式会社

    Inventor： 川尻智司 ,  鸟居克行

    IPC: H01L29/78

    CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/401 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811

    Abstract: 本发明提供一种半导体装置，其为沟槽栅型的半导体装置，能够低价制造且反馈电容被减小。半导体装置具备：层叠有第一半导体区域、第二半导体区域、第三半导体区域以及第四半导体区域的半导体基板；绝缘膜，其配置在从第四半导体区域上表面延伸并贯通第四半导体区域和第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置配置在绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域和第四半导体区域电连接；底面电极，其与第二主电极电连接，在俯视观察时，槽的延伸方向的长度在槽的宽度以上，而且，槽的宽度比相邻的槽之间的间隔宽。

    半导体装置及其制造方法
    13.
    发明公开
    半导体装置及其制造方法 有权

    公开(公告)号：CN102171800A

    公开(公告)日：2011-08-31

    申请号：CN200980139284.X

    申请日：2009-10-13

    Applicant: 三垦电气株式会社

    Inventor： 鸟居克行

    IPC: H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

    CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/32 ,  H01L29/66333

    Abstract: 本发明提供一种半导体装置及其制造方法，其能够获得同时实现较高的开关速度与较低的导通电阻的IGBT。该IGBT(10)中，结晶缺陷层(25)在有源区(20)中形成于n层(102)中，在无源区(40)形成于p型基板(101)中。即，有源区(20)中的结晶缺陷层(25)形成于从表面观察时比无源区(40)中的结晶缺陷层(25)浅的位置。在该IGBT(10)中，通过上述构成使得空穴注入量在无源区(40)中减少，从而提高开关速度。另一方面，有源区(20)中空穴注入量的减少量比无源区(40)少。因此能够抑制此时的导通电阻的增大。

    半导体装置及其制造方法
    17.
    发明授权
    半导体装置及其制造方法 有权

    公开(公告)号：CN103579296B

    公开(公告)日：2016-09-07

    申请号：CN201210277310.9

    申请日：2012-08-06

    Applicant: 三垦电气株式会社

    Inventor： 鸟居克行

    IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

    Abstract: 本发明涉及一种半导体装置及其制造方法。本发明的半导体装置具有第1导电型的第1半导体层，形成于第1半导体层的上面的第2导电型的第2半导体层，其中第1导电型与第2导电型相反，由外延生长层构成的第2导电型的第3半导体层，与第2半导体层相接，其杂质浓度高于第2半导体层，第1导电型的第4半导体层，其形成于第3半导体层上面，第2导电型的第5半导体区域，其与第4半导体层相接，由第5半导体区域的上面开始，至少到达第4半导体层的下面的沟槽，形成于沟槽的侧面及底面的绝缘膜以及其形成于绝缘膜的内侧的沟槽中的控制电极。

    半导体装置
    18.
    发明公开
    半导体装置 有权

    公开(公告)号：CN105474399A

    公开(公告)日：2016-04-06

    申请号：CN201580001596.X

    申请日：2015-01-14

    Applicant: 三垦电气株式会社

    Inventor： 鸟居克行

    IPC: H01L29/739 ,  H01L29/78

    CPC classification number: H01L29/7397 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/732 ,  H01L29/739

    Abstract: 具有：第1导电类型的集电区；第2导电类型的场截止区，其配置在集电区之上；第2导电类型的漂移区，其配置在场截止区之上，且杂质浓度低于场截止区；第1导电类型的基区，其配置在漂移区之上；第2导电类型的发射区，其配置在基区之上，场截止区的膜厚方向的杂质浓度梯度与集电区相邻的区域中大于与漂移区相邻的区域。

    半导体装置
    19.
    发明公开
    半导体装置 有权

    公开(公告)号：CN104009071A

    公开(公告)日：2014-08-27

    申请号：CN201310454662.1

    申请日：2013-09-29

    Applicant: 三垦电气株式会社

    Inventor： 鸟居克行

    IPC: H01L29/423 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

    CPC classification number: H01L29/7393 ,  H01L29/0657 ,  H01L29/4236

    Abstract: 本发明提供半导体装置。在槽栅型的半导体装置中，能够利用简单的制造方法实现能够得到足够耐压的构造。在该槽（10）中还设有连接槽（13），该连接槽（13）从外周槽（12）朝向更上侧（芯片的端部侧或者器件槽（11）的相反侧）延伸。在连接槽（13）的连接有外周槽（12）的一侧的相反侧的端部形成有辅助槽（14），该辅助槽（14）是椭圆形的，其短轴比连接槽（13）宽。总线触点（511）形成于辅助槽（14）的正上方，因而总线布线（35）和多晶硅层（多晶硅布线）（50）在辅助槽（14）内连接。

    半导体装置及其制造方法
    20.
    发明公开
    半导体装置及其制造方法 有权

    公开(公告)号：CN103579296A

    公开(公告)日：2014-02-12

    申请号：CN201210277310.9

    申请日：2012-08-06

    Applicant: 三垦电气株式会社

    Inventor： 鸟居克行

    IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

    CPC classification number: H01L29/0607 ,  H01L29/66348 ,  H01L29/7397

    Abstract: 本发明涉及一种半导体装置及其制造方法。本发明的半导体装置具有第1导电型的第1半导体层，形成于第1半导体层的上面的第2导电型的第2半导体层，其中第1导电型与第2导电型相反，由外延生长层构成的第2导电型的第3半导体层，与第2半导体层相接，其杂质浓度高于第2半导体层，第1导电型的第4半导体层，其形成于第3半导体层上面，第2导电型的第5半导体区域，其与第4半导体层相接，由第5半导体区域的上面开始，至少到达第4半导体层的下面的沟槽，形成于沟槽的侧面及底面的绝缘膜以及其形成于绝缘膜的内侧的沟槽中的控制电极。

Patent Agency Ranking