印刷电路板的制造方法
    11.
    发明公开

    公开(公告)号:CN108464062A

    公开(公告)日:2018-08-28

    申请号:CN201780006592.X

    申请日:2017-02-15

    Abstract: 提供:在不另行需要追加的蚀刻工序的情况下、通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。该制造方法包括如下工序:使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序;在表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层,得到带积层布线层的层叠体的工序;和,利用蚀刻液将表面铜层和蚀刻牺牲层、或表面铜层、蚀刻牺牲层和追加铜层去除,使第一布线层露出,由此得到包含积层布线层的印刷电路板的工序。蚀刻牺牲层的蚀刻速率高于Cu。

    印刷电路板的制造方法
    12.
    发明公开

    公开(公告)号:CN108029202A

    公开(公告)日:2018-05-11

    申请号:CN201680053342.7

    申请日:2016-07-15

    Abstract: 提供能够显著地防止积层布线层的形成工序中的化学溶液向载体与极薄铜层之间的界面的侵入、并且能显著地抑制无芯支撑体的分离工序中的极薄铜层的局部破损及因其产生的不良情况的印刷电路板的制造方法。本发明的方法包括如下工序:准备带载体的铜箔的工序,所述载体的剥离层侧的面中,波纹度轮廓单元的平均高度Wc与峰计数Pc的乘积即Wc×Pc为20~50μm;在载体或极薄铜层上形成积层布线层,制作带积层布线层的层叠体的工序;用剥离层将带积层布线层的层叠体分离,得到包含积层布线层的多层布线板的工序;及、对多层布线板进行加工,得到印刷电路板的工序。

    粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板

    公开(公告)号:CN115038819B

    公开(公告)日:2024-12-17

    申请号:CN202180012213.4

    申请日:2021-01-20

    Abstract: 提供在覆铜层叠板的加工和/或印刷电路板的制造中能兼顾优异的蚀刻性和高的抗剪强度的粗糙化处理铜箔。该粗糙化处理铜箔在至少一侧具有粗糙化处理面。粗糙化处理面的依据ISO25178在基于S滤波器的截止波长为0.55μm以及基于L滤波器的截止波长为10μm的条件下测定的界面扩展面积比Sdr为3.50%以上且12.00%以下。该粗糙化处理铜箔的依据ISO25178在基于S滤波器的截止波长为0.55μm以及基于L滤波器的截止波长为10μm的条件下测定的中心部的水平差Sk为0.15μm以上且0.35μm以下。

    粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板

    公开(公告)号:CN115038818B

    公开(公告)日:2024-10-25

    申请号:CN202180012212.X

    申请日:2021-01-20

    Abstract: 提供在覆铜层叠板的加工和/或印刷电路板的制造中能兼顾优异的高频特性和高的抗剪强度的粗糙化处理铜箔。该粗糙化处理铜箔在至少一侧具有粗糙化处理面。粗糙化处理面的依据ISO25178在基于S滤波器的截止波长为0.55μm以及基于L滤波器的截止波长为10μm的条件下测定的界面扩展面积比Sdr为0.50%以上且7.00%以下。该粗糙化处理铜箔的依据ISO25178在基于S滤波器的截止波长为3.0μm以及基于L滤波器的截止波长为10μm的条件下测定的峰顶点密度Spd为2.00×104mm‑2以上且3.30×104mm‑2以下。

    印刷电路板的制造方法
    19.
    发明授权

    公开(公告)号:CN108029202B

    公开(公告)日:2020-01-21

    申请号:CN201680053342.7

    申请日:2016-07-15

    Abstract: 提供能够显著地防止积层布线层的形成工序中的化学溶液向载体与极薄铜层之间的界面的侵入、并且能显著地抑制无芯支撑体的分离工序中的极薄铜层的局部破损及因其产生的不良情况的印刷电路板的制造方法。本发明的方法包括如下工序:准备带载体的铜箔的工序,所述载体的剥离层侧的面中,波纹度轮廓单元的平均高度Wc与峰计数Pc的乘积即Wc×Pc为20~50μm;在载体或极薄铜层上形成积层布线层,制作带积层布线层的层叠体的工序;用剥离层将带积层布线层的层叠体分离,得到包含积层布线层的多层布线板的工序;及、对多层布线板进行加工,得到印刷电路板的工序。

Patent Agency Ranking