封装体
    11.
    发明授权

    公开(公告)号:CN114127935B

    公开(公告)日:2024-09-10

    申请号:CN201980098280.5

    申请日:2019-10-11

    Inventor: 间濑淳 河野浩

    Abstract: 封装体(800)具有基部(810)和布线部(820)。基部(810)设置有腔室(CV)。基部(810)的底部(811)具有安设面(SM)。基部(810)的框部(812)在底部(811)上以包围腔室(CV)的方式设置于安设面(SM)的外侧,具有供用于密封腔室(CV)的盖体(907)安装的安装面(SF)。框部(812)由包含作为主成分的Al2O3和作为添加物的MnO及SiO2的陶瓷构成。布线部(820)从基部(810)的腔室(CV)延伸并贯通基部(810)。陶瓷的SiO2的含量相对于MnO的含量的重量比在框部(812)的内部定义为R1且在框部(812)的安装面上定义为R2,满足R1>R2。

    陶瓷布线构件
    12.
    发明公开
    陶瓷布线构件 审中-实审

    公开(公告)号:CN117322140A

    公开(公告)日:2023-12-29

    申请号:CN202380011605.8

    申请日:2023-04-27

    Inventor: 西岛英孝

    Abstract: 陶瓷布线构件(1)具备主体部(10)以及导电部(30)。主体部(10)包含板状部(11)以及包围第一空腔(21)的第一框部(12)。第一框部(12)包含配置为包含第一端面(12A)的导电区域(122)。主体部(10)包含一对第一区域(131A、131B)以及第二区域(132A、132B)。导电部(30)包含第一外部端子(31A、31B)、第二外部端子(32A、32B)、接地端子(33)、第一内部端子(36A、36B)以及第二内部端子(37A、37B)。接地端子(33)不与第一外部端子(31A、31B)、第二外部端子(32A、32B)、第一内部端子(36A、36B)以及第二内部端子(37A、37B)电连接而与导电区域(122)电连接。

    陶瓷坯体
    13.
    发明公开
    陶瓷坯体 审中-实审

    公开(公告)号:CN116715512A

    公开(公告)日:2023-09-08

    申请号:CN202310527850.6

    申请日:2019-10-15

    Abstract: 一种陶瓷坯体,其包含Al2O3、SiO2和MnO作为必需成分,包含Mo和Cr2O3中的至少一者作为任意成分。在陶瓷坯体中,Al2O3的含量为82.0质量%以上且95.0质量%以下,SiO2的含量为3.0质量%以上且8.0质量%以下,MnO的含量为2.0质量%以上且6.0质量%以下,以MoO3换算计的Mo的含量与Cr2O3的含量的合计为4.0质量%以下,剩余部分的含量小于0.1质量%。

    封装体
    14.
    发明公开
    封装体 审中-实审

    公开(公告)号:CN116547798A

    公开(公告)日:2023-08-04

    申请号:CN202080107754.0

    申请日:2020-12-18

    Inventor: 间濑淳

    Abstract: 封装体(800)具有:供电子部件(902)安装的安装面(SM);腔室(CV);以及经由粘接层(907)装配盖体(906)的装配面(SF)。封装体(800)具备:底部(811),由陶瓷构成并具有安装面(SM);以及框部(812),由陶瓷构成并具有装配面(SF)。框部(812)的装配面(SF)在遍及腔室(CV)内和腔室(CV)外的至少一个剖视的每一个剖视中,具有与腔室(CV)相邻的内端(EI)以及与内端(EI)相反的外端(EO),并且具有在厚度方向上突出的凸形状。与凸形状的最突出部(PP)相比,内端(EI)以及外端(EO)中的至少任意一者低10μm以上。

    半导体装置用基板
    15.
    发明公开

    公开(公告)号:CN116368610A

    公开(公告)日:2023-06-30

    申请号:CN202180069580.8

    申请日:2021-10-14

    Inventor: 市冈裕晃

    Abstract: 本发明所涉及的半导体装置用基板具备:陶瓷基板,具有第一面以及第二面;电路图案,由金属构成且与所述陶瓷基板的第一面接合;以及散热板,由金属构成且与所述陶瓷基板的第二面接合,所述电路图案由多个部位形成,在将存在于所述陶瓷基板与所述电路图案的界面的每1cm2的直径1mm以下的空隙数设为F、将存在于所述陶瓷基板与所述散热板的界面处的每1cm2的直径1mm以下的空隙数设为B时,满足F/B>1。

    封装体
    16.
    发明公开

    公开(公告)号:CN116250078A

    公开(公告)日:2023-06-09

    申请号:CN202280006442.X

    申请日:2022-01-21

    Abstract: 框部(120)由陶瓷构成,具有第一面(SF1)和第二面(SF2)。第二面(SF2)具有包围空腔(CV)的内缘和包围内缘的外缘(EO)。基板部(110)由陶瓷构成,具有第三面(SF3),该第三面具有支承框部(120)的第二面(SF2)的部分和面向空腔(CV)的部分。电极层(200)设置于基板部(110)的第三面(SF3)上。过孔电极(510)具有:在第一面(SF1)具有直径DA的端面(SFA);和在第二面(SF2)与电极层(200)相接且具有比直径DA小的直径DB的底面(SFB)。在俯视下过孔电极的底面(SFB)具有距框部(120)的第二面(SF2)的内缘的最小尺寸LI和距框部(120)的第二面(SF2)的外缘(EO)的最小尺寸LO,并且满足LO>LI。

    高频用陶瓷基板及高频用半导体元件收纳封装体

    公开(公告)号:CN109417054B

    公开(公告)日:2022-11-15

    申请号:CN201780040201.6

    申请日:2017-05-16

    Abstract: 提供能够合适地传输直至50GHz的高频信号且具有高可靠性的高频用陶瓷基板。高频用陶瓷基板(1A)的特征在于,具有:平板状的陶瓷基板(2);接合于该陶瓷基板(2)的背面侧的缘端近旁的一对地线(G)(3);用于接合一对地线(G)(3)的第一引线焊盘电极(5);接合于一对地线(G)(3)之间的至少一对信号线(S)(4);被接合于各个信号线(S)的接合位置的第二引线焊盘电极(6);以及形成于第二引线焊盘电极(6)间的槽状的凹部(7a),一对信号线(S)(4)形成一个差分信号线(18),将第一引线焊盘电极(5)的第一侧缘(5a)与第二引线焊盘电极(6)的第二侧缘(6a)的间隔设为LGS,将第二侧缘(6a)间的间隔设为LSS,满足LSS<2LGS。

    布线基板
    18.
    发明授权

    公开(公告)号:CN114026968B

    公开(公告)日:2022-08-30

    申请号:CN202080047926.X

    申请日:2020-12-09

    Abstract: 布线基板(90)包含:绝缘体层(11、12),由含有氧化铝的陶瓷构成;以及导电层(21~23),设置在绝缘体层(11、12)上。导电层(21~23)包含:多个芯部(71),分散于导电层中,并含有钼;以及包覆部(72),包覆多个芯部(71)各自的表面,并含有钨。包覆部(72)与芯部(71)相比,具有更低的钼浓度和更高的钨浓度。

    封装体及其制造方法
    19.
    发明公开

    公开(公告)号:CN114696777A

    公开(公告)日:2022-07-01

    申请号:CN202111360843.9

    申请日:2021-11-17

    Abstract: 本发明提供能确保上表面与下表面之间的电连接并能防止钎料向侧面不必要地大量流出的封装体及其制造方法。金属化部(200)包括密封面(SS)上的密封金属化层(210)、陶瓷部(100)的下表面(P2)上的下表面金属化层(220)及陶瓷部(100)的侧面(P3)上的侧面金属化层(230)。侧面金属化层(230)具有与密封金属化层(210)相连的上方部分(231)、与下表面金属化层(220)相连的下方部分(232)及将上方部分(231)与下方部分(232)彼此相连的中间部分(233)。金属层(300)由对钎料(930)的润湿性比金属化材料高的金属材料构成。金属层(300)覆盖金属化部(200)的密封金属化层(210),金属化部(200)的侧面金属化层(230)的中间部分(233)未被覆盖。

    复合布线基板、封装体及电子设备

    公开(公告)号:CN114554678A

    公开(公告)日:2022-05-27

    申请号:CN202111010145.6

    申请日:2021-08-31

    Abstract: 提供能稳定地使挠性基板所具有的信号路径宽频带化的复合布线基板。端子基板(100)包括配置于绝缘性陶瓷层(110)的端子面(ST)的信号端子(121)。挠性基板(200)的绝缘性树脂层(210)具有面向端子面(ST)的第一面(S1)、与第一面(S1)相反的第二面(S2)。配置于第一面(S1)的第一信号焊盘(231)与信号端子(121)接合。第一贯通导体部(241)从第一信号焊盘(231)贯通绝缘性树脂层(210)。第一信号线(251)配置于第二面(S2)。第二贯通导体部(242)从第一信号线(251)贯通绝缘性树脂层(210)。第二信号线(252)配置于第一面(S1)。第三贯通导体部(243)从第二信号线(252)贯通绝缘性树脂层(210)。第二信号焊盘(232)配置于第二面(S2)。

Patent Agency Ranking