-
公开(公告)号：CN106410773B
公开(公告)日：2018-09-25
申请号：CN201610846364.0
申请日：2016-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02H9/04
Abstract: 本发明提供增强型堆叠式ESD电路及混合电压输入输出接口电路，所述ESD电路在传统堆叠电路的基础上增加了偏置电压传输电路和高压传输电路；偏置电压传输电路，分别与分压电路及反相器电路连接，用于实现当内部ESD总线的电压为正常上电脉冲时，偏置电压传输电路开启，将分压电路的输出电压传输到反相器电路；高压传输电路，分别与内部ESD总线及泄放电路连接，用于实现当内部ESD总线的电压为高压瞬态脉冲时，高压传输电路开启，并将高压瞬态脉冲产生的高压信号传输到泄放电路，增大ESD电路的电流泄放能力。通过本发明的增强型堆叠式ESD电路及混合电压输入输出接口电路，解决了传统堆叠式ESD电路存在泄放电流能力弱的问题。
-
公开(公告)号：CN105632551B
公开(公告)日：2018-09-25
申请号：CN201510960374.2
申请日：2015-12-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种存储阵列、存储对象逻辑关系的存储芯片及方法，存储阵列包括：第一引出线和第二引出线，不同编号的第一引出线和第二引出线之间分别连接一存储单元，相同编号的第一引出线和第二引出线之间分别连接一可控开关。存储芯片包括：接口模块；产生控制信号的控制模块；产生写电流、擦电流或读电流的驱动模块；选通第一、第二引出线的第一、第二译码器；以及存储逻辑关系值的存储阵列。存储方法包括：写入和读出操作。本发明通过全新的存储阵列实现对象间的逻辑关系的存储；同时在读出时，通过可控开关在相同编号的引出线间传递，将结果转换为条件，以此综合间接关系因素，可用于仿脑智能应用场景，提高存储阵列中的信息量。
-
公开(公告)号：CN107622780A
公开(公告)日：2018-01-23
申请号：CN201710891378.9
申请日：2017-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种三维垂直型存储器读出电路及其读出方法，通过在所述读参考电流中引入位线寄生参数和位线上的漏电、字线上的漏电、垂直晶体管寄生参数、及读传输门寄生参数，以分别抵消所述半选通存储单元的位线寄生效应和位线上的漏电、字线上的漏电、第一垂直晶体管寄生效应及第一读传输门寄生效应，使所述读参考电流的瞬态值介于读低阻态电流和读高阻态电流之间，以实现消除伪读取现象，减小信号读出时间，减少误读取。通过本发明提供的三维垂直型存储器读出电路及其读出方法，解决了现有三维垂直型存储器读出电路读出时间长，存在误读取的问题。
-
公开(公告)号：CN107591179A
公开(公告)日：2018-01-16
申请号：CN201710813137.2
申请日：2017-09-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种扩展存储器操作次数的电路结构及方法，所述电路结构包括N位循环计数器电路，与所述N位循环计数器电路连接的N个地址产生电路，及与N个所述地址产生电路连接存储器阵列，通过把对一个存储器字的N次操作分散到N个不同的存储器字中，避免了对一个存储器字的过度操作，在每次掉电时，把触发器电路的状态存储在非挥发相变存储器中，在每次上电时，读出非挥发相变存储器中的数据，使触发器电路及N位循环计数器电路恢复到掉电前状态，实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法，解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。
-
公开(公告)号：CN107306467A
公开(公告)日：2017-10-31
申请号：CN201610259973.6
申请日：2016-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H05B33/08
Abstract: 本发明提供一种单绕组非隔离LED恒流驱动系统及驱动控制方法，至少包括：负载、电感、续流二极管、第一功率管、第二功率管、取样电阻、峰值电流检测电路、钳位电路、谐振取样电路、过零触发导通控制电路以及驱动控制电路。初始阶段，第二功率管开启，电感开始充电，电流经过第一功率管、第二功率管及取样电阻后到地，当电感电流达到峰值时，关断第二功率管；电感进入放电状态，电感电流不断减小至零时，电感和第一功率管之间发生谐振，通过检测谐振信号判定电感电流过零，并开启第二功率管，重新对电感充电，以实现恒流输出。本发明省去了一个辅助绕组，减小了PCB板面积的同时又省去的系统成本，大大增强了该方案在市场中的竞争力。
-
Patent Agency Ranking
公开(公告)号：CN106875963A
公开(公告)日：2017-06-20
申请号：CN201710092925.7
申请日：2017-02-21
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C5/02 , G11C7/062 , G11C7/1051
Abstract: 本发明提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且适用范围广、读出正确率高。
-
公开(公告)号：CN106410773A
公开(公告)日：2017-02-15
申请号：CN201610846364.0
申请日：2016-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02H9/04
CPC classification number: H02H9/047
Abstract: 本发明提供增强型堆叠式ESD电路及混合电压输入输出接口电路，所述ESD电路在传统堆叠电路的基础上增加了偏置电压传输电路和高压传输电路；偏置电压传输电路，分别与分压电路及反相器电路连接，用于实现当内部ESD总线的电压为正常上电脉冲时，偏置电压传输电路开启，将分压电路的输出电压传输到反相器电路；高压传输电路，分别与内部ESD总线及泄放电路连接，用于实现当内部ESD总线的电压为高压瞬态脉冲时，高压传输电路开启，并将高压瞬态脉冲产生的高压信号传输到泄放电路，增大ESD电路的电流泄放能力。通过本发明的增强型堆叠式ESD电路及混合电压输入输出接口电路，解决了传统堆叠式ESD电路存在泄放电流能力弱的问题。
-
公开(公告)号：CN106356090A
公开(公告)日：2017-01-25
申请号：CN201610744117.X
申请日：2016-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C2013/0042
Abstract: 本发明提供一种相变存储器读出电路及其数据读取方法，所述相变存储器读出电路至少包括：预充电电压产生模块，用于预设并产生一预充电电压；控制模块，用于在接收到外部读使能信号后，产生预充电信号；预充电模块，分别与m条所述本地位线、所述预充电电压产生模块和所述控制模块连接，用于根据所述预充电信号进行预充电，将m条所述本地位线同时充电到所述预充电电压，并在所述预充电信号结束后，停止预充电；灵敏放大器模块，与所述读位线连接，用于在停止预充电后，读取所述被选中的相变存储单元中存储的数据。本发明可以达到相对较小的随机读取时间，同时也兼顾了读取的正确性和读裕度。
-
公开(公告)号：CN102890963B
公开(公告)日：2016-08-17
申请号：CN201110202834.7
申请日：2011-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种非易失性随机存储器件（100），其包括由若干存储单元块（111）构成的存储单元阵列（110）以及和所述存储单元阵列（110）相连接的外围电路；所述外围电路包括用于根据地址输入信息选中相应存储单元块的地址译码电路（120）、存储所有存储单元块的操作模式信息并在控制信号（160）作用下重新写入的块操作模式信息寄存器（130）、根据块操作模式信息寄存器（130）中存储的操作模式信息输出某一写操作模式到存储单元阵列的写驱动电路（140）以及根据块操作模式信息寄存器（130）中存储的操作模式信息输出某一读操作模式到存储单元阵列的读出电路（150）。本发明兼容两种不同操作模式的相变存储器简化接口设计，节约设计面积，减少功耗，提高速度。
-
公开(公告)号：CN103246610B
公开(公告)日：2016-06-15
申请号：CN201210032785.1
申请日：2012-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于单类型存储器的嵌入式系统的动态存储管理方法，该嵌入式系统包括预存有内核及文件系统启动加载信息和引导程序的启动程序存储区及建置有内核及文件系统的系统RAM区，该方法是在引导程序启动后，基于启动信息加载内核与文件系统；然后在系统RAM区标记出已用内存区及可用内存区；最后系统接收到更新或搬移指令时，申请系统RAM区中是否有连续可用的内存块，若是，则写入内核或文件系统的更新或搬移数据，若否，则整理该可用内存区中的碎片并将各该碎片合并成连续可用的内存块，以将内核或文件系统的更新或搬移数据写入该内存块，本发明模糊了内存与外存的界限，统一了存储架构，把外存管理纳入了内存管理之中，解决了不便管理等问题。
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.049 seconds)
