一种实现氮化镓CMOS逻辑电路的结构

    公开(公告)号:CN114725091B

    公开(公告)日:2023-11-03

    申请号:CN202210361085.0

    申请日:2022-04-07

    Abstract: 一种实现氮化镓CMOS逻辑电路的结构,包括:实现P沟道氮化镓晶体管:从下到上顺序设有衬底、氮化铝成核层、铝镓氮缓冲层、第一铝镓氮势垒层、氮化镓沟道层,氮化镓沟道层上方设有第三铝镓氮势垒层、钝化层、金属源极、金属漏极,第三铝镓氮势垒层上方设有栅极介质层,栅极介质层上方设有栅极金属。实现N沟道氮化镓晶体管:从下到上顺序设有衬底、氮化铝成核层、铝镓氮缓冲层、第一铝镓氮势垒层、氮化镓沟道层、第二铝镓氮势垒层,第二铝镓氮势垒层上方设有P型氮化镓层、钝化层、金属源极、金属漏极,P型氮化镓层上方设有栅极金属。本发明实现P沟道和N沟道氮化镓器件的增强型操作,减少散射对空穴迁移率影响,提高P沟道器件的输出电流。

    一种非对称可重构多相电源
    162.
    发明公开

    公开(公告)号:CN116979785A

    公开(公告)日:2023-10-31

    申请号:CN202310595098.9

    申请日:2023-05-24

    Abstract: 本发明公开了一种非对称可重构多相电源,由多组6相主相与2相可共享辅助相结合,具体包括至少2个主相降压变换器及1个辅助相降压变换器,主相辅助相降压变换器分别包括6相降压变换器和2相降压变换器,多相电源包括可重构通路开关、可重构通路开关控制电路及高动态非线性闭环控制电路,高动态非线性闭环控制电路采样每相电感电流和输出电压,产生含有占空比信息的PWM脉冲信号并用于控制主相和辅助相的输出电压;辅助相通过所述可重构通路开关耦合到对应的负载;可重构通路开关控制电路采用3个周期的状态机控制可重构通路开关,即:可重构通路开关断开负载切载后负载对应的可重构通路开关导通及切载完成后进入断开可重构通路开关。

    基于IGZO薄膜晶体管的低压差线性稳压器及其制备方法

    公开(公告)号:CN116525684A

    公开(公告)日:2023-08-01

    申请号:CN202310595665.0

    申请日:2023-05-25

    Abstract: 本发明提供一种基于IGZO薄膜晶体管的低压差线性稳压器及其制备方法。制备方案包括:获取衬底;在所述衬底上形成栅电极层;在所述栅电极层上形成栅极介电层;在所述栅极介电层上形成IGZO有源层;在所述栅极介电层上形成通孔;在所述IGZO有源层上形成源极、漏极;对部分薄膜晶体管的IGZO有源层进行局部氢等离子体处理,形成耗尽型薄膜晶体管。本发明还提供了一种基于IGZO薄膜晶体管的LDO电路,包括基准电压子电路,误差放大子电路和调整管及反馈网络。对传统CMOS拓扑结构进行了改进,创新地利用增强型、耗尽型两种工作模式的n型IGZO薄膜晶体管实现一种柔性电源管理模块的方案和思想。

    一种基于FPGA的计算优化的卷积神经网络加速器

    公开(公告)号:CN109598338B

    公开(公告)日:2023-05-19

    申请号:CN201811493592.X

    申请日:2018-12-07

    Abstract: 本发明公开一种基于FPGA的计算优化的卷积神经网络加速器,包括AXI4总线接口、数据缓存区、预取数据区、结果缓存区、状态控制器及PE阵列;数据缓存区用于缓存通过AXI4总线接口从外部存储器DDR中读取的特征图数据、卷积核数据和索引值;预取数据区用于从特征图子缓存区预取需要并行输入PE阵列的特征图数据;结果缓存区用于缓存每行PE的计算结果;状态控制器用于控制加速器工作状态,实现工作状态间的转换;PE阵列用于读取预取数据区和卷积核子缓存区中的数据进行卷积操作。此种加速器利用参数稀疏性、重复权重数据和激活函数Relu的特性,提前结束冗余计算,减少计算量,并通过减少访存次数来降低能耗。

    一种DC-DC开关电源的电感电流预估方法

    公开(公告)号:CN114157145B

    公开(公告)日:2023-03-14

    申请号:CN202111439320.3

    申请日:2021-11-30

    Abstract: 本发明公开了一种DC‑DC开关电源的电感电流预估方法,包括电压采样模块、数据转换模块、开关信号计数模块、电感电压计算模块和数字滤波器模块;输入电压和输出电压经过电压采样模块和数据转换模块,得到位数相同的转换后的输入电压和转换后的输出电压;节点电压与参考电压进行比较,再通过开关信号计数模块得到占空比;然后电感电压计算模块输出电感和寄生阻两端的电压平均值,再经过数字滤波器模块最终得到预估的电感电流;本发明在只采样输入和输出电压的情况下,能准确估算出实时电感电流,且不需要增加额外的电阻、电容和运放等模拟采样电路,不需要远高于开关频率的高速ADC,可降低成本、减小电路体积,具有很高泛用性。

    一种寄存器时序约束灵活建模方法

    公开(公告)号:CN113626994B

    公开(公告)日:2022-11-22

    申请号:CN202110835923.9

    申请日:2021-07-23

    Abstract: 本发明公开了一种寄存器时序约束灵活建模方法,首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围,并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围,然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后,利用人工神经网络建立寄存器的相互依赖的时序模型,其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低,预测效果精度较高的优点,对于数字集成电路的静态时序分析时序签核有重要意义。

Patent Agency Ranking