-
公开(公告)号：CN111952189A
公开(公告)日：2020-11-17
申请号：CN202010850781.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/417 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，半导体顶层上设置有呈环形的环形栅极，半导体顶层中形成有第一极与第二极，第一极位于环形栅极内侧并被环形栅极包围，第二极位于环形栅极外侧并包围环形栅极，绝缘层中形成有环形空腔，环形空腔在垂直投影方向上包围第一极，且环形空腔在垂直投影方向上与环形栅极具有交叠。本发明在源区或漏区下方引入环型空腔，并且将栅极设置成与所述环型空腔对应的环形栅极结构，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
-
公开(公告)号：CN111952188A
公开(公告)日：2020-11-17
申请号：CN202010850667.6
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/786
Abstract: 本发明提供一种具有隔离层的场效应晶体管及其制备方法，包括依次堆叠的底衬底、绝缘层及顶半导体层的半导体基底，顶半导体层中包覆具有间距的隔离层；栅极结构在垂向上的投影覆盖间距并与隔离层形成交叠区域，源极区及漏极区在垂向上的投影完全位于隔离层内。通过隔离层可将源、漏电极与位于隔离层下方的顶半导体层的载流子传输通道隔离，将源、漏电极的漏电路径完全隔断，解决顶半导体层底部漏电问题，提升器件的抗总剂量辐照能力，且通过隔离层的间距保证了沟道处的散热速率，进一步的还可解决沟道侧边的漏电问题，制备工艺与现有CMOS工艺完全兼容，适用范围较广，可用于制备高可靠性的集成电路及分立器件。
-
公开(公告)号：CN111952184A
公开(公告)日：2020-11-17
申请号：CN202010849609.1
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于图形化埋层介质层的环栅场效应晶体管的制备方法，包括：1)制备衬底结构，包括半导体衬底、绝缘层及半导体顶层，半导体顶层中插入有介质牺牲层；2)在器件区域外围形成隔离区；3)刻蚀半导体层及介质牺牲层，以在介质牺牲层上下方分别形成第一、第二线型半导体沟道；4)采用湿法腐蚀去除介质牺牲层及部分绝缘层以形成空腔；5)制备栅介质层及栅电极层；6)在第一、第二线型半导体沟道两端的半导体层中形成源区及漏区。本发明可避免介质牺牲层的侧向腐蚀，本发明具有较高的电学性能、较小的工艺难度及广泛的工艺兼容性。本发可通过一次湿法腐蚀形成上下堆叠的线型半导体沟道，大大节省工艺，并有效提高器件的驱动能力。
-
公开(公告)号：CN111952182A
公开(公告)日：2020-11-17
申请号：CN202010849598.7
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种减少侧边漏电的SOI场效应晶体管及其制备方法，该晶体管包括：具有底衬底、绝缘层及呈半导体岛的顶半导体层的图形化SOI衬底，绝缘层中具有凹槽，凹槽包括沿第二方向延伸的主体凹槽及沿第一方向延伸且位于主体凹槽的两端并与其连通的至少一个扩展凹槽；半导体岛完全覆盖凹槽，半导体岛包括沿第一方向延伸的第一半导体层及沿第二方向延伸的第二半导体层，第二半导体层包括位于主体凹槽上方的第二主体半导体层及覆盖扩展凹槽的第二扩展半导体层；形成于半导体岛的第二半导体层上的栅极结构；形成于第一半导体层两端的源区及漏区。通过在主体凹槽的两端设置与之连通的扩展凹槽，有效增加了漏电电阻，降低凹槽的侧边漏电。
-
公开(公告)号：CN110408910B
公开(公告)日：2020-08-28
申请号：CN201910759403.7
申请日：2019-08-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C23C16/44 , C23C16/458
Abstract: 本发明提供一种高通量气相沉积设备及气相沉积方法，高通量气相沉积设备包括：反应腔室；旋转工作台，位于反应腔室内；气体导入装置，位于所述反应腔室内，且位于旋转工作台的上方；气体导入装置将反应腔室分割为上部腔室及下部腔室；气体导入装置上设有若干个通孔；气体隔离结构，位于上部腔室内，且将上部腔室分割为相互隔离的隔离气体腔室及反应气体腔室；隔离气体导入通道，位于反应腔室的腔壁上，且与隔离气体腔室相连通；反应气体导入通道，位于反应腔室的腔壁上，且与反应气体腔室相连通。本发明的高通量气相沉积设备只需要使用一套隔离气体供给系统及一套反应气体隔离系统共两套气体供给系统，结构简单，容易实现，且隔离度好。
-
Patent Agency Ranking
公开(公告)号：CN111293213A
公开(公告)日：2020-06-16
申请号：CN201811495195.6
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于二维材料的磁性隧穿结器件及其制作方法，包括：第一金属连接层，形成于一CMOS电路基底上、第一金属过渡层、固定磁层，所述固定磁层为二维磁性材料层、隧穿层，所述隧穿层为二维绝缘材料层，所述隧穿层包含二维绝缘材料层的层数为1～5层、自由磁层，所述自由磁层为二维磁性材料；第二金属过渡层以及第二金属连接层。本发明在制作完隧穿层之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿层为1～5层二维绝缘材料，隧穿层的一致性非常好，大大提高隧穿几率，同时，可以使得固定磁层和自由磁层的磁化方向互不发生强烈影响。
-
公开(公告)号：CN111293212A
公开(公告)日：2020-06-16
申请号：CN201811495192.2
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
-
公开(公告)号：CN111293136A
公开(公告)日：2020-06-16
申请号：CN201811495172.5
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种基于二维器件的三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，其采用二维半导体材料形成二维CMOS电路层，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明不需要硅穿孔工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。本发明的二维CMOS器件无须经过400～500℃以上高温处理，可提高器件的性能及工艺稳定性。
-
公开(公告)号：CN106711019B
公开(公告)日：2019-10-18
申请号：CN201510792045.1
申请日：2015-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种利用可控缺陷石墨烯插入层制备金属‑半导体合金的方法，包括以下步骤：1）提供半导体衬底；2）在半导体衬底表面形成石墨烯；3）对石墨烯进行离子注入，以得到密度可控的缺陷石墨烯；4）在缺陷石墨烯表面形成金属层；5）对步骤4）得到的结构进行退火处理，形成金属‑半导体合金层。通过在半导体衬底与金属层之间形成石墨烯插入层，可以有效地改善半导体衬底与金属‑半导体合金层的界面的接触特性，外延得到的金属‑半导体合金层质量更好、性能更加稳定；石墨烯插入层具有较高的电子迁移率，可以有效地降低外延生长的金属‑半导体合金层电阻及半导体衬底与金属‑半导体合金层的接触电阻，从而提高其电学性能。
-
公开(公告)号：CN105914445B
公开(公告)日：2019-04-19
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.062 seconds)
