-
公开(公告)号:CN221304694U
公开(公告)日:2024-07-09
申请号:CN202322932736.X
申请日:2023-10-31
Applicant: 桂林电子科技大学
IPC: H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本实用新型公开一种褶皱环栅SOI LDMOS器件,利用环表面栅、埋栅和槽栅共同形成褶皱环栅结构,这样的褶皱环栅结构显著增加了SOI LDMOS器件沟道的有效长度以及宽度,缓解了因沟道长度和宽度的限制所导致的器件的耐压和导通电阻之间的矛盾,在耐压的前提下,有效地降低了器件的导通电阻,提高整体导通性能,同时能够增加电流通量,并提供更好的热传导和散热能力,对于器件性能的改善具有重要意义。此外,该褶皱环栅结构与传统功率集成电路工艺兼容,在一定程度上解决了沟道宽度较小的SOI LDMOS器件在工艺上的挑战,适合SOI智能功率集成电路的发展要求。
-
公开(公告)号:CN215220737U
公开(公告)日:2021-12-17
申请号:CN202121197794.7
申请日:2021-05-31
Applicant: 桂林电子科技大学
IPC: H01L31/0352 , H01L31/0336 , H01L31/109
Abstract: 本实用新型公开了一种纳米棒异质结光电探测结构,包括硅基底、二氧化硅层、若干组纳米棒异质结和源漏电极,所述二氧化硅层设置在所述硅基底上,所述纳米棒异质结均铺在所述二氧化硅层上方,所述源漏电极设置在所述纳米棒异质结的两侧,通过局域表面等离激元共振现象,当光照射在微纳结构上,形成局域表面等离激元共振,在等离激元诱导下,电子从金属中直接跃迁到半导体材料导带中,这种方式能够有效避免载流子转移过时弛豫、复合、束缚等过程的能量损失,从而解决了传统常规热电子跨越势垒转移途径热电子转移时所产生较高的能量损失的技术问题。
-
公开(公告)号:CN214625089U
公开(公告)日:2021-11-05
申请号:CN202121000154.2
申请日:2021-05-11
Applicant: 桂林电子科技大学
IPC: H01L45/00
Abstract: 本实用新型公开了一种基于过渡金属硫族化合物堆垛式忆阻器,包括衬底层、底电极层、第一阻变层、氧化层、第二阻变层和顶电极层。通过基于过渡金属硫族化合物的3层堆垛结构,一方面可以发挥该族二维材料的优势,优良的机械性和高透性使器件具有柔性光控忆阻器的潜能,通过氧化手段,引入氧化层,增加氧空位含量,可降低器件的转变电压,实现器件低功耗的提高忆阻器的性能,通过第一阻变层和第二阻变层的加入,可以防止底电极层和顶电极层过度氧化影响阻变性能,使忆阻器的性能得到提升。解决目前忆阻器稳定性、耐受性降低的问题。
-
公开(公告)号:CN211907438U
公开(公告)日:2020-11-10
申请号:CN202020920019.9
申请日:2020-05-27
Applicant: 桂林电子科技大学
Abstract: 本实用新型公开一种多层堆叠的LDMOS功率器件,利用两个以上MOS器件单元堆叠所形成的双漂移区,而使得下方漂移区的顶部引入P重掺杂区和N重掺杂区,这样不仅增加一条新的电流路径,提升了开态时的工作电流;而且降低了下方漂移区栅漏两极的电场峰值,同时在器件内部引入了两个新的电场峰值,优化了器件的内部电场强度,改善器件内部的电场分布,从而提高了器件的耐压特性。此外,还通过在双漂移区之间引入轻掺杂的交叠浮空层辅助耗尽,以有效增加双漂移区的掺杂浓度,进一步改善耐压特性。再者,通过上部漂移区的底部引入重掺杂的单元内埋层和在双漂移区之间的轻掺杂区中引入重掺杂的单元内浮空层来进一步改善器件的耐压特性。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN206422070U
公开(公告)日:2017-08-18
申请号:CN201720041034.4
申请日:2017-01-13
Applicant: 桂林电子科技大学
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L29/20 , H01L21/336
Abstract: 本实用新型公开一种III‑V族环栅场效应晶体管,由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III‑V族半导体沟道层、第二界面控制层、III‑V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成。采用III‑V族半导体材料作为沟道材料,用埋沟道结构加入界面控制层可以有效减少沟道散射,提高沟道载流子迁移率高;采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力,能够有效抑制器件的短沟道效应和DIBL效应;环栅场效应晶体管可以集成在硅衬底上,可以与其它硅基CMOS集成器件实现单片集成;提供的III‑V族环栅场效应晶体管能够满足III‑V族CMOS在数字电路中的应用。
-
公开(公告)号:CN221304695U
公开(公告)日:2024-07-09
申请号:CN202323008157.2
申请日:2023-11-07
Applicant: 桂林电子科技大学
Abstract: 本实用新型公开一种具有反向倾斜介质槽的功率器件,在有源区增设反向倾斜的介质槽。反向倾斜介质槽阻挡载流子的沿表面向源极运动,载流子只能向漏极外侧向下运动,在有源层底部方向折回向源极运动,形成折叠型耐压路径,显著提高器件的有效横向耐压长度,能解决减小器件表面长度、提高耐压的技术难题;反向倾斜介质槽可以在传统功率器件结构的基础上,结合硅片倾斜深槽刻蚀和介质填充形成,该工艺步骤完全与CMOS/SOI工艺兼容,工艺简单。此外,还在介质槽外形成的反型的掺杂层,可以改善体电场分布,降低介质槽拐角电场集中的现象,特别适合于高耐压功率器件的设计。
-
公开(公告)号:CN211530158U
公开(公告)日:2020-09-18
申请号:CN202020394297.5
申请日:2020-03-25
Applicant: 桂林电子科技大学
Abstract: 本实用新型公开了一种基于螺旋开槽Y型结构的人工磁局域表面等离激元功分器,包括至少三个螺旋形开槽结构的第一中心连线与介质基板水平线平行,至少三个螺旋形开槽结构的第二中心连线和第三中心连线与第一中心连线呈Y型。通过螺旋形开槽结构支持人工磁局域表面等离激元的传输。由于磁模式具有角向均匀性,人工局域表面等离激元能在螺旋形开槽结构上发生大角度弯曲传输,解决了目前研究现状中,基于螺旋形开槽结构只能直线和直角传输的弊端;同时螺旋形开槽结构的直径为10.6mm,远远小于其工作波长,为深度亚波长器件的设计提供了思路;适当地对功分器进行比例缩减,还可以工作于不同的频段,从而提高了人工局域表面等离激元的应用。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN211528735U
公开(公告)日:2020-09-18
申请号:CN202020310461.X
申请日:2020-03-13
Applicant: 桂林电子科技大学
IPC: G02B5/00
Abstract: 本实用新型公开了一种全向传输的人工磁局域表面等离激元角向旋转耦合结构,包括介质基板、第一开槽螺旋双臂结构和第二开槽螺旋双臂结构,第一开槽螺旋双臂结构和第二开槽螺旋双臂结构均包括两个螺旋臂,两个螺旋臂交错螺旋设置,第一开槽螺旋双臂结构和第二开槽螺旋双臂结构的中点连线与介质基板表面水平线具有第一旋转夹角,第二开槽螺旋双臂结构以中心连线方向为半径方向旋转第二旋转夹角。此结构支持人工局域表面等离激元的传输,而人工局域表面等离激元磁模式的角向均匀性使得其在深亚波长范围内能够实现全向耦合传输,从而实现在平面内大角度弯曲传输。由缩比定理等比例地改变结构参数的尺度能够实现耦合结构中谐振频率频段的变化。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN207441658U
公开(公告)日:2018-06-01
申请号:CN201721409390.3
申请日:2017-10-30
Applicant: 桂林电子科技大学
IPC: H01L21/20
Abstract: 本实用新型公开了一种键合晶圆的结构,主要解决现有技术键合强度低以及键合的空隙率高的技术问题。该键合晶圆的结构为包括第一晶圆和第二晶圆,所述第二晶圆位于第一晶圆的上方,所述第一晶圆与第二晶圆之间设置有中间层,所述中间层包括气体通道和三氧化二铝层,所述气体通道设置在三氧化二铝层内,且气体通道横向贯穿三氧化二铝层的技术方案,该键合晶圆的结构,实现了晶圆之间空隙小、键合强度高,以及基于SOI结构制造的器件散热性好;能够用于晶圆的低温键合。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN205749960U
公开(公告)日:2016-11-30
申请号:CN201620380802.4
申请日:2016-04-29
Applicant: 桂林电子科技大学
IPC: G02B5/00
Abstract: 本实用新型提供一种金属孔阵列结构的等离激元光纤传感器,属于微纳光电子领域,包括金属膜,金属膜上均匀排列设置有N个单位孔阵列结构,其中,每个单位孔阵列结构的中心设置有一个纳米狭缝;纳米狭缝包括一个大圆孔和两个小圆孔;大圆孔与小圆孔相连接,大圆孔和两个小圆孔的圆心在同一条直线上,两个小圆孔对称设置于大圆孔的两边;纳米狭缝贯通于金属膜的上下表面;纳米狭缝内部填充有介质层;解决现有等离激元光纤传感器透射率不高的问题。
-
-
-
-
-
-
-
-
-