一种基于线性分段的softmax硬件实现方法

    公开(公告)号:CN113377332A

    公开(公告)日:2021-09-10

    申请号:CN202110591328.5

    申请日:2021-05-28

    Applicant: 南京大学

    Abstract: 本发明提出了一种基于线性分段的softmax硬件实现方法,该方法实现的电路系统包括:控制器用于实现softmax运算所需的源数据的读取和分发,以及运算结果的存储;排序模块用于将输入进行排序,并找出最大值;自然指数模块用于计算输入源数据的e指数函数值;加法树模块用于将e指数模块的结果进行累加;除法模块用于计算每个e指数计算结果与累加结果的比值。该方法实现的电路系统通过分解计算过程、压缩计算区间,大幅降低了传统查找表方法实现softmax的参数,兼具了高性能和低硬件资源开销,可用于各种人工智能算法加速场景。

    一种基于贪婪式算法的多通道DDR控制器

    公开(公告)号:CN108763116B

    公开(公告)日:2021-08-06

    申请号:CN201810489117.9

    申请日:2018-05-21

    Applicant: 南京大学

    Abstract: 本发明提供了基于贪婪式算法的多通道DDR控制器,与外部总线通信连接,所述控制器包括:分布式控制器、访存请求调度器以及存储颗粒,所述存储颗粒提供数据通道,分布式控制器与数据通道一一对应连接,各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互;访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序,再将所述访存请求分配到空闲的数据通道上执行。有益效果:能够减少处理同一请求序列所需要的总的时间,进而提高多通道DDR的访存性能。

    一种基于可重构计算的AES硬件实现方法及运行该方法的计算机设备与可读存储介质

    公开(公告)号:CN112134686A

    公开(公告)日:2020-12-25

    申请号:CN202010947808.6

    申请日:2020-09-10

    Applicant: 南京大学

    Abstract: 本发明提出了一种基于可重构计算的AES硬件实现方法及运行该方法的计算机设备与可读存储介质,硬件实现方法具体包括如下步骤:步骤1、初始化;步骤2、调用密钥运算单元;步骤3、读取与传输数据源;步骤4、调用加/解密计算单元;步骤5、读取与传输结果数据;步骤6、判决。本发明的目的在于提高AES硬件实现算法的灵活性,根据配置信息的不同,对硬件架构进行重构,支持AES加解密算法的加解密模式、明文/密文CBC/EBC分组模式、密钥长度及加解密轮数、总明文/密文长度等参数灵活配置。该发明可以有效提高AES硬件实现的配置灵活性,同时,将行移位、列混淆和字节替代三个步骤进行合并,减小AES算法的关键路径,在保证加解密精度的同时提高硬件实现速度。

    一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法

    公开(公告)号:CN111857650A

    公开(公告)日:2020-10-30

    申请号:CN202010773110.7

    申请日:2020-08-04

    Applicant: 南京大学

    Abstract: 本发明涉及一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法,计算系统包括调度模块,进行总体任务的调度和连接;镜像查找表模块,存储镜像查找表,实现多分类并行查找;延时模块,对输入数据进行延拍,实现流水计算;分段乘法器模块,将输入32位的定点型乘法因数分别分为4个8位的因子进行计算,对应相乘后,将输出数据整合截位,最终输出32位的乘法结果;数据处理单元模块,包含定浮转换单元和加法单元。有益效果:本发明采用镜像查找表和多段乘法器,内部运用多分类并行执行的方法,在确保硬件计算性能和精度高的前提下,降低算法的硬件资源开销,并降低实际硬件运行功耗和计算运行周期,适用于各种场景下类似 的计算。

    基于可重构计算的卷积神经网络池化层、硬件实现方法及系统

    公开(公告)号:CN110942145A

    公开(公告)日:2020-03-31

    申请号:CN201911014329.2

    申请日:2019-10-23

    Applicant: 南京大学

    Abstract: 本发明涉及基于一种可重构计算的卷积神经网络池化层、硬件实现方法及系统,该系统包括:控制单元、数据暂存单元、最大池化/平均池化计算单元。控制单元用于读取配置信息,通过有限状态机控制卷积神经网络池化层的运算流程,通过调用最大池化/平均池化计算单元以实现最大池化和平均池化算法;数据暂存单元用于存储计算所需的输入层信息及输出层结果;最大池化/平均池化计算单元用于计算输出层中各个通道的信息。本发明提出了一种可重构的卷积神经网络池化层硬件架构,计算资源和存储资源都可以进行裁剪拆分,在保证算法精度的情况下,高并行度的最大池化/平均池化计算单元大大提高了算法的硬件实现速度,该架构可适用于各种人工智能场景。

    一种可重构定浮点通用乘法器

    公开(公告)号:CN106951211B

    公开(公告)日:2019-10-18

    申请号:CN201710189006.1

    申请日:2017-03-27

    Applicant: 南京大学

    Abstract: 本发明提供了一种定浮点通用乘法器,既可以实现24位的定点乘法运算,也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离,由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成,其中每个12位乘法器采用BOOTH算法,通过乘累加的紧缩结构完成运算,有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源,在保证运算精度和数据吞吐率的情况下,有效地提高了乘法器的通用性。

    一种具有抑制脲酶活性的萘普生铜配合物及其制备方法

    公开(公告)号:CN110066288A

    公开(公告)日:2019-07-30

    申请号:CN201810086423.8

    申请日:2018-01-24

    Applicant: 南京大学

    Abstract: 本发明公开了一种具有抑制脲酶活性的萘普生铜配合物及其制备方法,属于配合物合成及药物化学技术领域。本发明是以萘普生和1,3-丙二胺为配体,以铜离子为中心离子,利用溶剂挥发法,制备出单核结构的萘普生铜配合物。本发明公开的配合物具有较好的生物活性,经检测发现,本发明所述配合物及阳性对照药乙酰氧肟酸(N-羟基乙酰胺)关于抑制脲酶的IC50值分别为:1.69、6.26μmol/L,表明抑制脲酶活性配合物优于乙酰氧肟酸,配合物对脲酶活性的抑制率达到72.6%,是一种较好的脲酶抑制剂。

    一种凹凸棒石吸附剂及其应用

    公开(公告)号:CN110038512A

    公开(公告)日:2019-07-23

    申请号:CN201910344649.8

    申请日:2019-04-26

    Applicant: 南京大学

    Inventor: 李伟 庄子仪 任超

    Abstract: 本发明涉及一种凹凸棒石吸附剂,由如下方法制备而成:取凹凸棒石粉末加入到造粒机中,加水造粒,得到直径为2-4mm凹凸棒石球粒,干燥后,将凹凸棒石球粒置于马弗炉中,100-600℃热处理3-6h,然后冷却至室温,即凹凸棒石吸附剂。该凹凸棒石吸附剂可用于处理含氟废水,方法简单,往含氟废水中投加凹凸棒石吸附剂,混合均匀后用氢氧化钠调pH大于6,沉降15-20min后砂滤即可。本发明的凹凸棒石吸附剂制备简单,热处理温度不高,热处理改性能显著提升凹凸棒石的性能,尤其是在中性与碱性水条件下。

    一种多路并行划分方法及系统

    公开(公告)号:CN104794002B

    公开(公告)日:2019-03-22

    申请号:CN201410836965.4

    申请日:2014-12-29

    Applicant: 南京大学

    Abstract: 本发明涉及一种基于特定资源的多路并行划分方法,所述方法通过计算总的运算量,得到每一路实际应分配的运算量以及结果数量,使得并行化的运算IP之间任务负载保持一致,该方法中每一路获得的结果数量均由顶层配置参数,通过移位相加得到结果总数,所述结果总数决定了每一路地址序列的生成,当运算结果数目达到结果总数时运算结束。有益效果为:通过光控与结构简单的处理电路实现在夜晚对窗台上方区域的监控,起到提醒住户以及警示盗窃者的作用,该室内报警器通过简易的器件即可完成本地数据的采集、处理、转化成声信息的功能,而且可靠性较高,隐蔽性强不易被盗窃者发现以致绕过该报警器进入室内。

    基于FPGA的可重构线性方程组求解加速器

    公开(公告)号:CN108763653A

    公开(公告)日:2018-11-06

    申请号:CN201810412917.0

    申请日:2018-04-30

    Applicant: 南京大学

    CPC classification number: G06F17/5027

    Abstract: 本发明提供了的基于FPGA的可重构线性方程组求解加速器,包括:数据分配模块,用于将内部存储器中的数据分配给计算阵列模块,根据输入系数矩阵的规模和类型,在主控制模块的控制下调整数据分配的方式;主程序控制模块,用于控制数据分配模块、重构控制模块和计算阵列模块的运行以及各模块之间的通信;重构控制模块,用于根据系数矩阵的规模和类型重新设置计算方式;内部存储器模块,用于存储系数矩阵和向量数据;计算阵列模块,用于计算线性方程组的解。发明设计的重构方法可以同时调整数据的存储和传输方式,在对运算资源和运算精度不同需求的场景下可采用不同的运算模式,相比于现有的线性方程组求解加速器,具有更好的通用性。

Patent Agency Ranking