-
公开(公告)号：CN101950758A
公开(公告)日：2011-01-19
申请号：CN201010225694.0
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4，这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料，并对高介电常数材料进行适当的氮化处理，使得高介电常数材料上层形成一层高介电常数的氮氧化合物，这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。
-
公开(公告)号：CN101924030A
公开(公告)日：2010-12-22
申请号：CN201010231639.2
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/283
Abstract: 本发明公开了一种改善高阻SOI衬底上高介电常数栅介质性能的方法，该方法包括以下步骤：步骤一，将高阻SOI衬底进行预处理，然后装入薄膜沉积腔内；步骤二，在高阻SOI衬底的上表面原位生长厚度不大于1nm的Al2O3薄膜；步骤三，在所述Al2O3薄膜上原位生长厚度不大于30nm的HfO2薄膜；步骤四，在所述HfO2薄膜上原位沉积吸氧金属盖帽层；步骤五，退火处理。本发明抑制了界面层生长，有利于高k栅介质等效栅氧厚度的减薄，提高了高k栅介质的结晶温度，减少了界面层厚度和界面态密度，改善了高阻SOI上高k栅介质的电学性能。
-
公开(公告)号：CN101916761A
公开(公告)日：2010-12-15
申请号：CN201010231684.8
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L27/12 , H01L21/762 , H01L21/3205
Abstract: 本发明公开了一种SOI埋氧层下的导电层及其制作工艺，其中所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜；所述导电层生长于底层硅膜和埋氧层之间；所述导电层包括电荷引导层和阻挡层，所述阻挡层生长于所述电荷引导层的上、下表面。本发明可以将器件内部产生的热量通过导电层迅速排至外部，有效减小SOI的自热效应；而且使非绝缘性的衬底效果和完全绝缘的衬底一样；此外其可以释放界面积聚的多余电荷，缓解纵向电场对器件内部电荷分布的影响。
-
公开(公告)号：CN101916729A
公开(公告)日：2010-12-15
申请号：CN201010234273.4
申请日：2010-07-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种具有多层超结结构的SOI LDMOS器件的制作方法，该方法采用SOI衬底对顶层硅进行离子注入形成第一层超结结构；然后在形成有至少一层超结结构的SOI衬底上制备外延层，利用与制作第一层超结结构相同的工艺条件制作另一层超结结构，且使上下层超结结构的n型柱区和p型柱区交错排列，得到至少由两层超结结构组成的多层超结结构；之后再制作体区、栅区、源区、漏区和体接触区完成器件。该方法通过外延及离子注入技术形成多层超结结构，且上下两层超结结构的p/n型柱区交错排布，能够进一步提高p/n型柱区间的接触面积，且不会带来显著的副作用，保证器件的抗击穿能力比传统的超结LDMOS更高。
-
公开(公告)号：CN101789435A
公开(公告)日：2010-07-28
申请号：CN200910200718.4
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种基于垂直栅SOI CMOS器件的超结结构及其制作方法，该结构包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漂移区、漏区，所述栅区与埋氧层垂直并直接接触，沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。本发明在垂直栅SOI CMOS器件的基础上，将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使得漂移区在达到击穿电压时全耗尽，各处电场分布得到优化，电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，在继承了垂直栅SOI CMOS器件消除浮体效应的基础上，大大提升了SOI LDMOS的抗高压击穿能力。
-
Patent Agency Ranking
公开(公告)号：CN119584576A
公开(公告)日：2025-03-07
申请号：CN202411590362.0
申请日：2024-11-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种增强型氮化镓高迁移率晶体管及制备方法，所述晶体管从下至上依次包括衬底、缓冲层、i‑GaN沟道层、AlGaN势垒层、p‑GaN层以及栅介质层；源极和漏极分别与二维电子气形成欧姆接触，栅极与所述p‑GaN层形成肖特基接触，使栅极下方二维电子气耗尽实现常关；在所述栅极与所述漏极之间区域设有一电极，在所述电极下方设置薄层介质，与所述电极形成等效MIS栅结构；所述电极与所述源极在电气上相连。本发明器件的开关时间由S‑G1‑D组成的p‑GaN HEMT的开关速度决定，与传统Si MOS级联结构相比，具有快速开关且无反向恢复电荷的优点。同时器件的耐压又由S‑G2‑D组成的耗尽型MIS GaN HEMT决定，p‑GaN栅极不承受高压，因此器件具有高可靠性优势。
-
公开(公告)号：CN119581426A
公开(公告)日：2025-03-07
申请号：CN202411590365.4
申请日：2024-11-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L23/31 , H01L23/498 , H01L21/48
Abstract: 本发明涉及一种级联增强型氮化镓高迁移率晶体管结构及封装方法，将低压增强型氮化镓高迁移率晶体管和高压耗尽型氮化镓高迁移率晶体管通过3D堆叠封装而得。本发明利用低压增强型氮化镓高迁移率晶体管相比硅器件具有无反向恢复电荷和快速开关的特点，充分发挥出耗尽型氮化镓高电子迁移率晶体管本征性能优势，避免了由级联硅器件带来的开关速度负面影响。
-
公开(公告)号：CN118549697A
公开(公告)日：2024-08-27
申请号：CN202410526874.4
申请日：2024-04-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R19/165 , H03K17/082 , H03K17/687 , G01R31/52 , H03K17/08
Abstract: 本发明涉及一种过流检测电路及保护装置。其中，过流检测电路包括：第一采样模块，用来提取半导体开关的栅极电压；第二采样模块，用来提取所述半导体开关的漏极电压；分析模块，用来比较所述栅极电压和第一参考电压的大小，以及所述漏极电压和第二参考电压的大小，当所述栅极电压大于所述第一参考电压且所述漏极电压大于所述第二参考电压时生成过流信号；所述第一参考电压大于所述半导体开关的米勒平台电压，且随所述半导体开关结温的增加而减小。本发明能够准确、迅速的检测过流现象，且能适应高温变化。
-
公开(公告)号：CN118431278A
公开(公告)日：2024-08-02
申请号：CN202410425688.1
申请日：2024-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L21/336 , H01L29/207
Abstract: 本发明涉及一种单片集成SiC基GaN半桥电路及其制备方法，包括高边功率管和低边功率管；所述高边功率管和低边功率管由下往上依次包括：半绝缘SiC衬底、低阻SiC外延层、AlN成核层、缓冲层、GaN沟道层、AlGaN势垒层、p‑GaN层；所述高边功率管和低边功率管通过底部半绝缘SiC衬底相连。本发明通过半绝缘SiC衬底结合凹槽隔离技术实现高低边功率管的完全隔离，同时利用器件源极分别与低阻SiC外延层互连保证两管衬底始终保持与各自源极电位相同来消除衬底间串扰问题，为GaN功率器件的高频电力电子应用奠定基础。
-
公开(公告)号：CN118173589A
公开(公告)日：2024-06-11
申请号：CN202211574012.6
申请日：2022-12-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/51 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种栅介质层、MOSFET器件及其制备方法，所述栅介质层的材料由式AαSi1‑αOγ所表示，式中，A表示选自高K金属氧化物中的一种金属元素或多种金属元素的组合，Si表示为硅元素，O表示为氧元素，α介于0.75～0.95，γ表示为满足电荷中性条件而确定的值。本发明提供的栅介质层、MOSFET器件及其制备方法能够解决现有MOSFET器件采用高K金属氧化物材料来制作栅介质层导致的器件漏电流密度高的问题。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.048 seconds)
