公开(公告)号：CN112164725A

公开(公告)日：2021-01-01

申请号：CN202011036591.X

申请日：2020-09-27

Applicant: 东南大学

Inventor： 孙伟锋 ,  张弛 ,  辛树轩 ,  李胜 ,  钱乐 ,  葛晨 ,  刘斯扬 ,  时龙兴

IPC: H01L29/812 ,  H01L29/06 ,  H01L21/338

Abstract: 本发明公开了一种高阈值的功率半导体器件及其制造方法，自下而上顺次包括：漏金属电极、衬底、缓冲层、漂移区；还包括：漂移区上由漂移区凸起、柱状p区和柱状n区共同构成的复合柱体，沟道层、钝化层、介质层、重掺杂半导体层、栅金属电极和源金属电极；复合柱体是通过在漂移区上依次淀积p型半导体层和n型半导体层而后对其进行刻蚀形成；沟道层和钝化层依次通过淀积形成；由此以上器件被划分为元胞区和终端区，介质层、重掺杂半导体层、栅金属电极和源金属电极仅存在于元胞区，终端区的钝化层向上延伸并包裹于沟道层外侧。该结构可以提高器件阈值电压、提高器件阻断特性、降低栅电容大小。

公开(公告)号：CN112103346A

公开(公告)日：2020-12-18

申请号：CN202011136918.0

申请日：2020-10-22

Applicant: 东南大学

Inventor： 刘斯扬 ,  隗兆祥 ,  周华 ,  付浩 ,  严晓雯 ,  魏家行 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

Abstract: 本发明提出了一种具有高击穿电压的沟槽碳化硅功率器件，其器件结构包括，N型衬底，N型缓冲层，N型外延层，呈方形阵列排布的多晶硅栅，多晶硅栅的外围设有栅氧化层，栅氧化层两侧设有P型体区和N型源区，P型体区上方设有P型源区，N型源区、P型源区和P型外延柱的上方设有源极金属，N型衬底下表面设有漏极金属。本发明提出的三维器件结构的四个顶角设有P‑外延柱，该外延柱是在衬底外延过程中采用多次离子注入和外延工艺与N型外延层同步形成。P‑外延柱上方与源极金属直接相连，侧壁由栅氧化层与多晶硅栅隔离，底部与N型外延层接触。P‑外延柱的底部与N型外延层形成PN结，器件外接正向压降时，该PN结反偏，可以承受很强的电场，替栅氧化层分担了一部分电场，使沟槽拐角处栅氧化层内的电场强度降低，以提高功率碳化硅器件的击穿电压以及可靠性。

公开(公告)号：CN111668312A

公开(公告)日：2020-09-15

申请号：CN202010541971.2

申请日：2020-06-15

Applicant: 东南大学

Inventor： 魏家行 ,  周华 ,  付浩 ,  隗兆祥 ,  严晓雯 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

Abstract: 本发明提出一种低导通电阻沟槽碳化硅功率器件及制造工艺，其元胞含N型衬底，N型外延层，沟槽，沟槽内设栅氧层和多晶硅栅，沟槽两侧设有P型体区、N型源区和P+体接触区，沟槽下方设P屏蔽层，P屏蔽层侧设N型埋层。N型埋层制造工艺：N型衬底上外延生长N型漂移区第一部分，之上采用离子注入工艺形成P屏蔽层和N型埋层，继续外延形成N型漂移区第二部分，进行后续工艺流程。本发明于P屏蔽层两侧设有N型埋层，将电场尖峰下移，降低了沟槽拐角电场，降低了界面态密度和缺陷，提高了栅氧层可靠性；消除了下方N型埋层，降低了器件栅电荷，改善了开关特性，进一步提高了器件耐压。

公开(公告)号：CN107342325B

公开(公告)日：2020-03-31

申请号：CN201710530003.X

申请日：2017-06-30

Applicant: 东南大学

Inventor： 刘斯扬 ,  李胜 ,  薛颖 ,  童鑫 ,  叶然 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种横向双扩散金属氧化物半导体器件，包括器件部分和终端部分以及P型衬底，在P型衬底的上方设有高压N型区、N型漂移区、位于器件部分的P型体区4A1和位于终端部分的由器件部分P型体区4A1扩散形成的P型体区4A2，在高压N型区上方还设有栅氧化层和多晶硅栅场板，器件部分还包括设在N型漏区、N型源区和P型区以及金属接触，其特征在于，在N型漂移区内设有浅槽隔离区，所述浅槽隔离区呈直条形状，浅槽隔离区是由器件部分延伸至终端部分，即浅槽隔离区的宽度与N型漂移区的宽度相同，并且终端部分的P型体区4A2和N型漂移区上方不设有N型漏区、N型源区、P型区和金属接触。本发明可以保持LDMOS器件各性能参数不变的情况下提高其击穿电压。

公开(公告)号：CN107180865B

公开(公告)日：2020-01-07

申请号：CN201710530001.0

申请日：2017-06-30

Applicant: 东南大学

Inventor： 孙伟锋 ,  李胜 ,  徐志远 ,  杨卓 ,  张小双 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L21/331

Abstract: 一种低噪声低损耗绝缘栅双极型晶体管，包括：底部设有集电极金属电极的P型衬底，在P型衬底上方设有N型缓冲层，N型缓冲层上设有N型外延层，在N型外延层内设有一维阵列分布的P型体区，并在其中设有重掺杂N型发射区，在P型体区与N型外延层之间设有N型载流子存储层，所述晶体管还包括按一维阵列分布的侧壁覆盖有隔离氧化层的沟槽，各个沟槽横向贯穿各P型体区、重掺杂N型发射区及N型外延层，在沟槽内设有和金属层相连的二极管，在各沟槽下方分别设有重掺杂P阱；在位于相邻沟槽之间的N型外延层的上方分别设有栅氧化层，在栅氧化层上方覆盖有多晶硅栅极；将各个重掺杂N型发射区、P型体区和第二金属连接层连接，作为器件的发射极。

公开(公告)号：CN110047910A

公开(公告)日：2019-07-23

申请号：CN201910240465.7

申请日：2019-03-27

Applicant: 东南大学

Inventor： 刘斯扬 ,  李胜 ,  张弛 ,  陶心怡 ,  李宁波 ,  孙伟锋 ,  时龙兴

IPC: H01L29/06 ,  H01L29/41 ,  H01L21/335 ,  H01L29/778

Abstract: 本发明涉及一种高耐压能力的异质结半导体器件，包括：衬底，在衬底上设有第一沟道层，第二沟道层，金属漏极和第二金属源极，在第二沟道层上设有第二势垒层并形成第二沟道，第二势垒层中设有栅极且栅极采用凹槽栅结构，所述凹槽栅结构嵌入第二势垒层中并由栅介质和位于栅介质中的栅极金属构成，在第二沟道层内设有隔离层并将第二沟道层分隔成上层和下层，在第二沟道层的下层与第一沟道层之间设有第一势垒层并形成第一沟道，金属漏极的底面与第一势垒层的底面平齐，在第二金属源极与所述第一沟道层之间设有第一金属源极，第一沟道可以通过多电流沟道的形式位于第二沟道的垂直正下方，可以降低反向导通压降，提高器件整体的击穿电压。

公开(公告)号：CN106252400B

公开(公告)日：2019-06-18

申请号：CN201610835934.6

申请日：2016-09-20

Applicant: 东南大学

Inventor： 孙伟锋 ,  李秀军 ,  叶然 ,  魏家行 ,  杨翰琪 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种厚膜SOI‑LIGBT器件及其抗闩锁能力的提高方法，包括P型衬底，在P型衬底上设有一层埋氧化层，在埋氧化层上方有N型漂移区，N型漂移区的内部设有P型体区和N型缓冲区，在P型体区表面设有P型阴极接触区和n型阴极接触区，接触区与阴极接触金属层相连，在N型缓冲区的表面设有P型阳极接触区，接触区与阳极接触金属层相连，N型漂移区的表面有场氧化层和导电多晶硅栅极，在阴极接触区、阳极接触区、场氧化层和导电多晶硅栅极的表面设有钝化层，其特征在于，器件阴极外侧设有隔离槽，隔离槽中导电多晶硅与阴极接触区以及阴极金属层短接，此方法增大隔离槽中导电多晶硅与N型漂移区之间电势差，减少流经P型体区中横向沟道的空穴电流，实现了抗闩锁能力的提高。

公开(公告)号：CN106328700B

公开(公告)日：2019-03-12

申请号：CN201610705225.6

申请日：2016-08-22

Applicant: 东南大学

Inventor： 孙伟锋 ,  魏家行 ,  陈欣 ,  李秀军 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06

Abstract: 一种增强型绝缘埋层AlGaN‑GaN高电子迁移率晶体管，包括：Si基衬底，在Si基衬底上形成有AlN成核层，在AlN成核层上形成有本征GaN层，在本征GaN层上形成有AlGaN掺杂层，在AlGaN掺杂层上表面形成栅绝缘层，在栅绝缘层上形成栅极，在AlGaN掺杂层上部形成源极且所述源极位于栅极的一侧，栅极的另一侧形成漏极，所述源极和漏极始于AlGaN掺杂层上部并止于本征GaN层内部，贯穿AlGaN掺杂层，在栅极、源极和漏极上形成有钝化层，其特征在于，在本征GaN层的内部设有绝缘层，所述绝缘层位于栅极正下方且始于AlGaN掺杂层下表面并止于AlN成核层上表面。

公开(公告)号：CN109256428A

公开(公告)日：2019-01-22

申请号：CN201811155824.0

申请日：2018-09-29

Applicant: 东南大学

Inventor： 刘斯扬 ,  童鑫 ,  钊雪会 ,  徐浩 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种鳍式超结功率半导体晶体管及其制备方法，包括N型衬底，在N型衬底上设有N型外延层，在N型外延层内两侧设有柱状第一P型体区和第二P型体区，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层顶部设有第三P型体区，该区表面两端设有第二N型重掺杂源区，第三P型体区两侧分别设有栅极多晶硅，且栅极多晶硅下方覆盖第二P型体区，柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区下表面。第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。本发明器件在保证击穿电压的前提下进一步降低导通电阻，降低器件EMI噪声。

公开(公告)号：CN106340500B

公开(公告)日：2018-10-23

申请号：CN201610835860.6

申请日：2016-09-20

Applicant: 东南大学

Inventor： 刘斯扬 ,  叶然 ,  魏家行 ,  宋海洋 ,  王宁 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L23/367 ,  H01L23/48 ,  H01L23/49 ,  H01L25/16

Abstract: 一种具有不同截面直径焊线的功率模块，具有更低的工作结温以及更均匀的芯片温度分布，包括：散热底板，在散热底板上设有覆铜陶瓷基板，所述覆铜陶瓷基板包括陶瓷基板，在陶瓷基板的下表面上设有覆铜且覆铜设在散热底板的上表面上，在覆铜陶瓷基板上至少设有2个端子，所述端子连接于位于所述端子下方并设在陶瓷基板的上表面上的覆铜片上，在需要实现连接的两个端子中的一个端子下方的覆铜片上连接有功率芯片，所述功率芯片通过一排使用高电导率金属材料的焊线与所述需要实现连接的两个端子中的另一个端子连接，同一功率芯片上的焊线的截面直径反比于所述同一功率芯片上该焊线的端部焊点至与所述同一功率芯片所连接的端子之间的距离。