公开(公告)号：CN102569019A

公开(公告)日：2012-07-11

申请号：CN201010593561.9

申请日：2010-12-17

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 李健

IPC: H01L21/02 ,  H01L21/311 ,  H01L21/76

Abstract: 本发明实施例公开了一种介质膜刻蚀方法和一种浅槽隔离形成方法，所述介质膜刻蚀方法，包括：建立刻蚀溶液活性周期和刻蚀速率的对应关系，即第一对应关系；根据所述第一对应关系确定处于当前活性周期的刻蚀溶液的刻蚀速率，即第一刻蚀速率；根据所需刻蚀去除的介质膜厚度和所述第一刻蚀速率计算得到第一刻蚀时间；应用所述刻蚀溶液刻蚀所述介质膜，持续时间为第一刻蚀时间。本发明提供的技术方案能够使不同刻蚀批次介质膜的刻蚀程度相同，同时能够改善半导体器件的结构，进而改善半导体器件的电学性能。

公开(公告)号：CN102545162A

公开(公告)日：2012-07-04

申请号：CN201010581451.0

申请日：2010-12-09

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 雷顺辉

IPC: H02H7/18

CPC classification number: H02H7/18 ,  H02J7/0029 ,  H02J7/0031 ,  H02J2007/0039 ,  Y02E60/12

Abstract: 本发明公开了一种锂电池保护电路，该保护电路包括：电平移位电路、功率管、具有第一、第二输出端的逻辑电路。电平移位电路包括：第四NMOS管，与第一输出端经由第四PMOS管相连；第八NMOS管，与第二输出端经由第六PMOS管相连；第一、第二晶体管组，均包括相互串联的至少一个NMOS管，且分别与第四NMOS管、第八NMOS管的源极、漏极相并联；第七PMOS管，与第二输出端经由第一反相器相连；第十二NMOS管，其栅极、源极分别与第八NMOS管的漏极、源极相连，其漏极与第七PMOS管的漏极、功率管的栅极均相连；上述NMOS管中至少有一个为低压NMOS管。该保护电路使用低压NMOS管就能解决耐高压问题。

公开(公告)号：CN102541149A

公开(公告)日：2012-07-04

申请号：CN201010620499.8

申请日：2010-12-31

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 程亮

IPC: G05F3/30

Abstract: 一种基准电源电路，包括：带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。所述基准电源电路的输出精度高，改善了温漂特性和电源电压抑制比特性。

公开(公告)号：CN102540769A

公开(公告)日：2012-07-04

申请号：CN201010589185.6

申请日：2010-12-15

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 胡骏 ,  李健

IPC: G03F7/30

Abstract: 本发明实施例公开了一种显影方法，所述方法包括：在旋转的晶片表面进行第一次喷涂显影液；在晶片表面进行第二次喷涂显影液。本发明所提供的显影方法，在旋转的晶片表面进行第一次喷涂显影液后，晶片表面将会被均匀地润湿，进而有效地降低了晶片表面的张力，从而使得在晶片表面进行第二次喷涂显影液后，第二次所喷涂的显影液能均匀地涂布于晶片上，不会出现晶片边缘显影不良的现象，也不会造成晶片上不同位置的图形显影不均的问题，进而可有效地提高器件关键尺寸的均匀性。

公开(公告)号：CN102530955A

公开(公告)日：2012-07-04

申请号：CN201010605215.8

申请日：2010-12-27

Applicant: 无锡华润上华半导体有限公司

Inventor： 张花威 ,  孙晓峰 ,  高永亮

IPC: C01B33/06

Abstract: 本发明提供了一种二硅化钨退火方法，其中，包括以下步骤：退火，并控制进舟温度低于600℃。与现有技术相比，本发明的有益效果是：改变了热应力带来的二硅化钨薄膜剥离现象，从根本上消除了薄膜剥离给器件带来的影响。

公开(公告)号：CN102486987A

公开(公告)日：2012-06-06

申请号：CN201010568456.X

申请日：2010-12-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 胡骏 ,  李健

IPC: H01L21/00 ,  H01L21/02

Abstract: 本发明公开了一种刻蚀方法和系统，该方法包括：主刻蚀停止后，判断所述主刻蚀停止时是否捕捉到了刻蚀停止点，如果否，进入过刻蚀步骤继续捕捉刻蚀停止点，所述过刻蚀步骤在达到预设的最大过刻蚀时间时，以及捕捉到刻蚀停止点之后，再经过了正常的过刻蚀时间时自动停止；所述过刻蚀停止后，判断所述过刻蚀停止前是否捕捉到了刻蚀停止点，如果是，根据刻蚀厚度和最大主刻蚀时间，得出最大主刻蚀时间的修正值；采用所述最大主刻蚀时间的修正值进行下一次刻蚀过程。本发明实施例通过引入判断机制以及时间反馈机制，通过控制刻蚀设备的刻蚀方式，避免了现有技术中因过早的停止主刻蚀，而导致的过刻蚀之后的刻蚀残留以及器件CD偏大等问题。

公开(公告)号：CN102480276A

公开(公告)日：2012-05-30

申请号：CN201010562499.7

申请日：2010-11-26

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 程亮

IPC: H03F3/45

CPC classification number: H03F3/45192 ,  H03F3/3016 ,  H03F3/3028 ,  H03F3/45076 ,  H03F3/45183 ,  H03F2200/456 ,  H03F2203/45248 ,  H03F2203/45264 ,  H03F2203/45308 ,  H03F2203/45352 ,  H03F2203/45526 ,  H03F2203/45674 ,  H03F2203/45692

Abstract: 本发明涉及一种折叠式共源共栅运算放大器，包括第一电流源、第二电流源、第一输入管、第二输入管、尾电流源、负载电流源、第二电压端以及输出管；第一电流源与第一输入管串联，第二电流源与第二输入管串联，第一输入管与第二输入管相连且连接处与尾电流源相连，尾电流源和负载电流源均连接第二电压端，负载电流源与输出管相连，第二电流源与第二输入管间设有输出端，且输出端与输出管相连；第二电流源是第一电流源的镜像电流源，流经第二电流源的电流与流经第一电流源的电流比值为大于1的定值。本发明通过设置镜像电流源，使得在尾电流源的偏置电流保持不变的情况下，能获得较大的输出端的输出电流，提高了摆率。

公开(公告)号：CN102479714A

公开(公告)日：2012-05-30

申请号：CN201010564581.3

申请日：2010-11-29

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 阿里耶夫·阿里伽日·马高米道维奇

IPC: H01L21/336 ,  H01L21/3213

CPC classification number: H01L21/26513 ,  H01L21/28035 ,  H01L29/66681

Abstract: 本发明实施例公开了一种金属氧化物半导体场效应管制造方法，包括：在半导体晶片衬底的外延层表面上依次形成栅氧化层和多晶硅层；依次完成涂布光刻胶层、在光刻胶层中刻印栅区图形、多晶硅栅刻蚀，形成栅区的工艺，其中，所述多晶硅栅刻蚀后，形成的栅区侧面较光刻胶层中的栅区图形缩进设定长度；以光刻胶层为掩模，通过离子注入和杂质推阱，形成体区；去除光刻胶层，并去除预设的源区区域的栅氧化层；在所述体区中形成源区。应用本发明实施例所提供的技术方案，所得到金属氧化物半导体型场效应管中体区和栅区重叠面积较小，能够有效减少器件的输入电容，改善其动态特性，提高其良品率。

公开(公告)号：CN102479677A

公开(公告)日：2012-05-30

申请号：CN201010564110.2

申请日：2010-11-29

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 杜建 ,  李佳佳 ,  方浩

IPC: H01L21/02 ,  H01L21/316 ,  H01L29/78

CPC classification number: H01L23/291 ,  H01L21/265 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/28238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明实施例公开了一种半导体器件及其制造方法。所述半导体器件制造方法包括：提供基底；在所述基底内形成阱区；采用快速热氧化工艺在所述具有阱区的基底上形成用于修复基底的氧化层；去除所述氧化层。所述半导体器件包括：基底；位于基底内的阱区；位于基底上的栅氧化层，所述栅氧化层形成在通过氧化层修复后的基底上。本发明所提供的半导体器件制造方法，采用快速热氧化工艺代替传统的快速热退火工艺，可使得受损的基底得到修复，进而可提高后续生长的栅氧化层的可靠性。

公开(公告)号：CN102478761A

公开(公告)日：2012-05-30

申请号：CN201010560253.6

申请日：2010-11-25

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 王谨恒 ,  黄旭鑫

IPC: G03F1/36 ,  G06F17/50

Abstract: 本发明实施例公开了一种掩膜版制作方法及系统，该方法包括：a)确定光刻工艺条件；b)收集设计图形的OPC数据；c)从OPC数据中筛选出设计间距小于临界值的OPC图形数据；d)根据筛选出的OPC图形数据创建OPC模型，建立OPC程序；e)根据OPC程序，对筛选出的OPC数据进行OPC运算；f)验证OPC运算后的图形数据的CD与目标CD的差值是否在误差允许范围内，如果否，返回步骤a)、b)、c)或d)，如果是，根据设计图形以及OPC运算后的图形数据制作掩膜版。本发明只对筛选出的设计间距小于临界值的图形数据进行OPC处理，减少了OPC处理的数据量，缩短了OPC运算的时间，进而缩短了掩膜版的制作周期。