-
公开(公告)号：CN102903607A
公开(公告)日：2013-01-30
申请号：CN201110183217.7
申请日：2011-06-30
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762 , H01L21/84
Abstract: 本发明提供了一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，包括如下步骤：提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。
-
公开(公告)号：CN102842496A
公开(公告)日：2012-12-26
申请号：CN201210376814.6
申请日：2012-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306 , H01L21/20
Abstract: 本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法，该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。
-
公开(公告)号：CN102820209A
公开(公告)日：2012-12-12
申请号：CN201110151803.3
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/02
Abstract: 本发明公开了一种高K介质埋层的绝缘体上材料的制备方法，通过在沉积态的高K介质材料上沉积金属材料并结合退火工艺，使高K介质材料的微观结构由沉积态转变为单晶，从而使高K介质材料有了更好的取向，并通过选择性腐蚀的方法彻底去除不需要的金属材料，沉积半导体材料，最终可得到高质量的绝缘体上材料。采用本发明方法所形成的绝缘体上材料,由于具有高质量的超薄高K介质材料作为埋层,可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。
-
公开(公告)号：CN102064097B
公开(公告)日：2012-11-07
申请号：CN200910198914.2
申请日：2009-11-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/20 , H01L27/092 , H01L29/04
Abstract: 本发明涉及一种混晶材料的制备方法及用该材料制备的半导体器件。首先在绝缘体上硅(SOI，Silicon On Insulator)材料的顶层硅上进行第一次图形化刻蚀，将窗口区向下刻蚀到露出支撑衬底硅层；再对埋氧层进行选择性刻蚀，在顶层硅和支撑衬底硅层之间形成腔体，使得埋氧层形成柱状结构；通过化学气相沉积在材料表面依次沉积SiGe合金层和间隔层；进行第二次图形化刻蚀，将第一次图形化刻蚀形成的窗口区由外延形成的TEOS、间隔层和SiGe合金层刻蚀掉，露出支撑硅衬底层；从露出的支撑硅衬底的上表面开始外延Si、Ge或者SiGe合金层；然后对整个材料的上表面进行刻蚀或者化学机械抛光，去除上表面由于外延形成的间隔层，最终在材料的上表面形成混合晶体(或混合晶向)材料。
-
公开(公告)号：CN102651306A
公开(公告)日：2012-08-29
申请号：CN201110047282.7
申请日：2011-02-28
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种晶向旋转键合晶片的制备方法，该方法包括以下步骤：首先取两片相同晶向的体硅晶片，在其中一片体硅晶片上生长固定组分的SiGe层，在SiGe层上继续外延生长Si膜层形成器件片，另一片体硅晶片作为支撑片；然后将器件片和支撑片的表面都进行疏水处理；再将器件片与支撑片键合，键合时使器件片与支撑片的主参考面错开一定角度；之后从背面研磨键合片中器件片的体硅晶片部分，然后进行第一选择性腐蚀去除器件片的全部体硅晶片部分，到SiGe层停止，再进行第二选择性腐蚀去除SiGe层，留下Si膜层，从而形成晶向旋转键合硅晶片。该方法制作成本较低，顶层硅厚度可调，晶体质量良好。
-
Patent Agency Ranking
公开(公告)号：CN102633258A
公开(公告)日：2012-08-15
申请号：CN201210144356.3
申请日：2012-05-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提出了一种无需衬底转移的制备石墨烯的方法，该方法通过在一衬底上沉积催化金属层，然后利用离子注入技术将碳离子注入所述催化金属层中形成一碳原子饱和面，控制注入的能量使该碳原子饱和面位于靠近所述衬底与催化金属层界面的位置，然后对所述衬底进行高温退火，在所述催化金属层与衬底界面析出碳原子层即为石墨烯薄膜，最后去除所述催化金属层，从而在所述衬底上的制备出石墨烯薄膜。该方法简化了制备石墨烯的工艺步骤，可以无需转移的直接在任何衬底上制备石墨烯，从而不会造成石墨烯结构的破坏和污染，实现了高质量石墨烯直接在所需衬底上的应用，因此该制备方法将能更快地推动石墨烯在不同领域的广泛应用。
-
公开(公告)号：CN101997000B
公开(公告)日：2012-07-04
申请号：CN201010264004.2
申请日：2010-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括NMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的N型SiGe层和N型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的N型SiGe层和N型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的N型SiGe层和N型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的N型SiGe层和N型Si层之上还制备有P型Si层，所述NMOS晶体管制作于该P型Si层上。本发明方法用掺杂和外延技术交替生长N型SiGe层和N型Si层并用选择性刻蚀制作出梳齿形的侧壁，改进了DRAM中深槽式电容器的结构，简化了制作工艺。
-
公开(公告)号：CN102130039A
公开(公告)日：2011-07-20
申请号：CN201010608061.8
申请日：2010-12-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H01L21/48
Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；采用两步热处理工艺热处理器件衬底；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。并且在热处理器件衬底的工艺中仅采用了两步热处理步骤，而将第三步高温热处理步骤与后续加固键合界面的步骤整合成一步，从而降低了工艺复杂度，节约了工艺成本并提高了工艺效率。
-
公开(公告)号：CN101615590B
公开(公告)日：2011-07-20
申请号：CN200910055733.4
申请日：2009-07-31
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 一种采用选择腐蚀工艺制备绝缘体上硅材料的方法，包括如下步骤：提供掺杂的单晶硅衬底；在单晶硅衬底表面生长非掺杂的本征单晶硅层；在本征单晶硅层表面生长器件层；提供支撑衬底；生长绝缘层；将单晶硅衬底和支撑衬底键合；采用选择性腐蚀工艺除去掺杂的单晶硅衬底；去除本征单晶硅层。本发明的优点在于，采用了本征单晶硅层作为腐蚀的自停止层，并在后续工艺中通过热氧化等方法将其除去，因此本发明所提供的技术方案可以用于制备具有任意电阻率顶层硅的绝缘体上硅衬底。
-
公开(公告)号：CN101710585B
公开(公告)日：2011-04-27
申请号：CN200910199725.7
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10
CPC classification number: H01L29/78696 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L27/1203 , H01L29/42392
Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.069 seconds)
