-
公开(公告)号：CN108336129A
公开(公告)日：2018-07-27
申请号：CN201810032255.4
申请日：2018-01-12
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 本申请提供了一种超级结肖特基二极管与其制作方法。该超级结肖特基二极管包括：N+型衬底；N型外延层，设置在N+型衬底的表面上，N型外延层中具有依次叠置设置的P区和P+区，P+区的远离P区的表面为N型外延层的部分表面；正面金属层，设置在N型外延层的远离N+型衬底的至少部分表面上，以使正面金属层与N型外延层形成肖特基结。该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
-
公开(公告)号：CN107658213A
公开(公告)日：2018-02-02
申请号：CN201710779475.9
申请日：2017-09-01
Applicant: 中国科学院微电子研究所
IPC: H01L21/04 , H01L21/336 , H01L29/06 , H01L29/78
CPC classification number: H01L21/046 , H01L29/0623 , H01L29/0684 , H01L29/66068 , H01L29/7827
Abstract: 本发明提供一种碳化硅功率器件终端制作方法，其中包括：步骤一、提供N+-SiC衬底，在N+-SiC衬底上形成N--SiC外延层；步骤二、在N--SiC外延层内部制备P型主结、P型场限环、P-i-N结构以及N型截止环；其中，P型主结和P型场限环的内部刻蚀有浅凹槽，在浅凹槽的内部填充有介质层；P-i-N结构位于P型主结与相邻P型场限环之间以及各个相邻P型场限环之间的N--SiC外延层内，P-i-N结构包括沿平行于终端表面且平行于P型主结的方向分布的P型掺杂区和N型掺杂区；步骤三、在N--SiC外延层表面上淀积覆盖终端表面的钝化层。本发明还提供一种碳化硅功率器件终端。本发明能够提高器件的击穿电压和可靠性。
-
公开(公告)号：CN107293599A
公开(公告)日：2017-10-24
申请号：CN201710593222.2
申请日：2017-07-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/861 , H01L29/06 , H01L21/329
CPC classification number: H01L29/0623 , H01L29/0661 , H01L29/6606 , H01L29/8611
Abstract: 一种碳化硅功率器件终端及其制作方法，碳化硅功率器件终端包括：第一重掺杂类型或第二重掺杂类型SiC衬底；第一轻掺杂类型SiC外延层，生长在所述第一重掺杂类型或第二重掺杂类型SiC衬底上；具有凹槽结构的第二重掺杂类型主结和第一掺杂类型截止环，形成在所述第一轻掺杂类型SiC外延层顶部；以及至少一个第二重掺杂类型分压沟槽，形成在所述第二重掺杂类型主结和第一掺杂类型截止环之间。
-
公开(公告)号：CN104409477B
公开(公告)日：2017-05-17
申请号：CN201410671594.9
申请日：2014-11-21
Applicant: 中国科学院微电子研究所
IPC: H01L29/06
Abstract: 本发明公开了一种场限环结终端结构的优化设计方法，涉及电力电子器件技术领域，解决了现有技术中场限环结终端结构优化设计较为复杂的问题。该方法包括：确定初始的场限环的环深、环浓度、环宽度和环个数；设定初始的场限环间距分布；将相邻的至少两个场限环分为一组，从内侧向外侧逐渐增加各组场限环内的间距；从外侧向内侧逐渐增加各场限环之间的间距；判断器件击穿时各场限环的电场分布是否均匀以及是否同时获得与器件电压等级要求对应的击穿电压；若是，则获得场限环结终端结构优化后的场限环间距分布；否则返回执行上述步骤。本发明适用于在场限环较多时对场限环结终端结构进行优化设计。
-
公开(公告)号：CN103972128B
公开(公告)日：2016-06-15
申请号：CN201410222244.4
申请日：2014-05-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/66
Abstract: 本发明公开了一种肖特基接触孔制备过程中可测试性的图形监控方法，该方法包括：在刻蚀肖特基接触孔的同时，在刻蚀肖特基接触孔的同一个衬底沉积有金属的区域上刻蚀两组圆形监控图形；以及在刻蚀肖特基接触孔一定时间后，通过在扫描电镜下观察这两组圆形监控图形的形貌来确定目标肖特基接触孔的最优刻蚀时间。利用本发明，可以最优化刻蚀时间，且本发明具有工艺简单的特点。
-
Patent Agency Ranking
公开(公告)号：CN103021840B
公开(公告)日：2015-11-04
申请号：CN201110284796.4
申请日：2011-09-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/311
Abstract: 本发明公开了防止钝化层过刻蚀的方法。该方法包括：步骤A，在衬底上制备两层致密性不同的钝化层，靠近衬底侧的钝化层为致密钝化层，远离衬底侧的钝化层为疏松钝化层；步骤B，在钝化层上旋涂光刻胶，按照预设的元件模板对光刻胶进行曝光和显影；步骤C，以衬底上曝光、显影后剩余的光刻胶为掩膜，对疏松钝化层进行干法刻蚀；步骤D，以衬底上曝光、显影后剩余的光刻胶为掩膜，对致密钝化层进行湿法刻蚀。本发明通过生长两层致密性不同的SiO2层，结合湿法刻蚀和干法刻蚀两者的优点分别对上述两层致密性不同的SiO2层分别进行刻蚀，不仅避免了底层SiC的过刻蚀，并且保证了刻蚀质量。
-
公开(公告)号：CN103021840A
公开(公告)日：2013-04-03
申请号：CN201110284796.4
申请日：2011-09-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/311
Abstract: 本发明公开了防止钝化层过刻蚀的方法。该方法包括：步骤A，在衬底上制备两层致密性不同的钝化层，靠近衬底侧的钝化层为致密钝化层，远离衬底侧的钝化层为疏松钝化层；步骤B，在钝化层上旋涂光刻胶，按照预设的元件模板对光刻胶进行曝光和显影；步骤C，以衬底上曝光、显影后剩余的光刻胶为掩膜，对疏松钝化层进行干法刻蚀；步骤D，以衬底上曝光、显影后剩余的光刻胶为掩膜，对致密钝化层进行湿法刻蚀。本发明通过生长两层致密性不同的SiO2层，结合湿法刻蚀和干法刻蚀两者的优点分别对上述两层致密性不同的SiO2层分别进行刻蚀，不仅避免了底层SiC的过刻蚀，并且保证了刻蚀质量。
-
公开(公告)号：CN102824902A
公开(公告)日：2012-12-19
申请号：CN201110163803.5
申请日：2011-06-17
Applicant: 中国科学院微电子研究所
CPC classification number: Y02W10/37
Abstract: 本发明公开了一种TiO2光催化消解装置，属于环保技术领域。该装置包括涂覆有TiO2的石英玻璃片Ⅰ，在与石英玻璃片Ⅰ上涂覆的TiO2区域相对应的区域涂覆有TiO2的石英玻璃片Ⅱ，石英玻璃片Ⅰ上装设有密封圈，石英玻璃片Ⅱ与装设有密封圈的石英玻璃片Ⅰ相互契合，于相对应涂覆的TiO2区域之间形成流道。同时，本发明还公开了该装置的制备方法。该TiO2光催化消解装置能够提高接受紫外光强度，并且，能够增加废水与TiO2的接触面积，从而缩短光催化消解时间，提高光催化消解效率。
-
公开(公告)号：CN102487046A
公开(公告)日：2012-06-06
申请号：CN201010574355.3
申请日：2010-12-06
Applicant: 中国科学院微电子研究所
IPC: H01L21/822 , H01L21/77 , H01L21/768 , H01L21/60
Abstract: 本发明公开了一种适用于芯片内光互连系统的硅基光电异质集成方法，包括：在硅基CMOS芯片内集成光互连系统中有源部件的驱动电路；在硅基CMOS芯片上生长光子材料层，在光子材料层中制作出光互连系统无源部件，并在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔；在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构；将III-V衬底与硅基CMOS芯片进行键合；在键合后的芯片的III-V外延层上制备光互连系统有源部件，通过电互连布线将光互连系统有源部件与驱动电路连接，形成最上层布线，并封装。本发明在硅/III-V材料平台上和CMOS工艺平台上实现III-V有源光子器件、硅基无源光子器件和硅基CMOS微电子电路的单片集成。
-
公开(公告)号：CN102445809A
公开(公告)日：2012-05-09
申请号：CN201010504162.0
申请日：2010-09-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种基于光子晶体自准直效应的光模数转换器量化方法，该方法包括：在二维介质基板中填充一种填充介质，并在介质基板上引入正三角晶格的另一种填充介质，形成光子晶体自准直结构；依据该光子晶体自准直结构的透射谱确定透射率的低点和高点，判定为逻辑状态0或1，实现量化。利用本发明，有效地避免了光子晶体传统线缺陷产生的损耗，有利于实现器件的微型化、低损耗和集成化，并将推进光模数转换器在高速集成化信息技术中的实用化进程，对信息技术的发展具有深远的意义。
-
-
-
-
-
-
-
-
-
Search Results
145
records
(took 0.051 seconds)
