-
公开(公告)号：CN115425075B
公开(公告)日：2024-10-01
申请号：CN202211021554.0
申请日：2022-08-24
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种平面栅IGBT器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。本发明还涉及平面栅IGBT器件的制备方法，其与传统的SiC IGBT制备工艺适配。
-
公开(公告)号：CN116432368A
公开(公告)日：2023-07-14
申请号：CN202210003374.3
申请日：2022-01-04
Applicant: 中国科学院微电子研究所
IPC: G06F30/20 , G06F113/18 , G06F119/08
Abstract: 本公开提供一种热电联合仿真方法及装置，方法包括：构建散热模型和热电仿真模型；获取用于表示器件热容随热阻变化规律的实际结构函数；对所述散热模型和热电仿真模型进行校准，以使得根据所述散热模型和热电仿真模型得到的仿真结构函数与所述实际结构函数对应的变化规律一致。该方法及装置可以大幅度提高热电仿真的准确性和精确性，提高了器件的设计和测试的效率，并且，极大地减少浪涌、短路等破坏性试验的次数，降低测试及研发成本。
-
公开(公告)号：CN115527848A
公开(公告)日：2022-12-27
申请号：CN202110706098.2
申请日：2021-06-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01L21/033
Abstract: 本发明涉及一种SiC沟槽的刻蚀方法，属于半导体加工技术领域，用于解决刻蚀后沟槽的侧壁粗糙度远高于外延和抛光过的晶圆表面，过高的粗糙度会降低导电沟道的迁移率和栅氧可靠性的问题。所述方法包括：在碳化硅基质表面制备图形化的掩膜层；对所述掩膜层进行图形优化；利用所述图形优化后的掩膜层对所述碳化硅基质进行刻蚀。本发明提供的技术方案能够降低刻蚀后碳化硅的侧壁粗糙度和表面波纹度，并保证器件的电学性能。
-
公开(公告)号：CN114783862A
公开(公告)日：2022-07-22
申请号：CN202110088948.7
申请日：2021-01-22
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/3105
Abstract: 本发明提供了一种提高SiC场效应晶体管中栅氧化层可靠性的方法，该方法通过在三种加工环境下，采用不同的气体对SiO2栅氧化层依次进行三次退火处理，以降低SiO2栅氧化层界面处的C相关缺陷。也就是说，通过三次连续的退火处理，可以处理掉SiC场效应晶体管中SiO2栅氧化层界面处的多种陷阱和缺陷，界面质量得到优化，致密性得到增强，漏电流减小，可靠性得到提升，进而提高SiC场效应晶体管的性能。
-
公开(公告)号：CN110828538A
公开(公告)日：2020-02-21
申请号：CN201810894043.7
申请日：2018-08-07
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种双极晶体管，包括：按自下而上的顺序依次设置的集电极、N+衬底、N-集电区、P+基区；设置于所述P+基区上的P-基区，所述P-基区裸露出P+基区的延伸部分，所述延伸部分包括基极接触区和终端区，其中，所述基极接触区上设置有基极，所述终端区包括间隔设置的多个场限环，相邻场限环之间由凹槽分隔开；设置于所述P-基区上的N+发射区；以及设置于所述N+发射区上的发射极。
-
Patent Agency Ranking
公开(公告)号：CN109283298B
公开(公告)日：2019-07-30
申请号：CN201811349529.9
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: G01N33/00
Abstract: 一种SiC氧化中SiC‑SiO2界面碳残留浓度的测定方法，包括：提供一个包含SiC‑SiO2界面的碳化硅衬底，所述包含SiC‑SiO2界面的碳化硅衬底由SiC氧化获得；利用离子注入向所述碳化硅衬底内注入18O同位素，18O同位素与SiC‑SiO2界面碳生成一氧化碳C18O；加热所述碳化硅衬底使一氧化碳C18O脱附；收集脱附出来的一氧化碳C18O，并检测其质量；根据一氧化碳C18O的质量计算SiC‑SiO2界面碳残留浓度。本发明的方法操作简单，准确度高，适用于通过各种方法氧化SiC衬底得到的SiC‑SiO2界面碳残留，通过筛选合格碳残留浓度的SiC衬底，可以提高产品的稳定性和可靠性。
-
公开(公告)号：CN109768091A
公开(公告)日：2019-05-17
申请号：CN201910192344.X
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种双沟槽SS-SiC MOSFET结构，包括：一碳化硅衬底；依次堆叠在衬底之上的一碳化硅N型电子漂移外延层、一碳化硅N型电流扩展外延层、一碳化硅P型基区层、一碳化硅N型重掺杂层、两个对称分布、从碳化硅N型重掺杂层顶部延伸到碳化硅N型电流扩展外延层中的碳化硅源极P型重掺杂离子注入区；两个在碳化硅源极P型重掺杂离子注入区内的源极沟槽；一位于中心的栅极沟槽；一位于栅极沟槽下的P型遮蔽区；一包覆栅极沟槽的二氧化硅层；一栅极多晶硅层。本发明提出的双沟槽SS-SiC MOSFET结构，通过短P型遮蔽区和浅源极沟槽的设计，可以实现在不损失器件的耐压能力的同时，提高器件的电流能力。
-
公开(公告)号：CN109494147A
公开(公告)日：2019-03-19
申请号：CN201811349424.3
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 一种基于交流电压下微波等离子体的碳化硅氧化方法，包括：步骤一、提供碳化硅衬底，将碳化硅衬底放置在微波等离子体发生装置中；步骤二、加入含氧气体，在交流电压下产生氧等离子体；步骤三、通过所述交流电压控制所述氧等离子体中的氧离子与电子的运动，在所述碳化硅衬底上生成预定厚度的氧化层，其中，碳化硅衬底电压为负时，氧离子靠近界面与碳化硅发生氧化反应，碳化硅衬底电压为正时，电子靠近界面与碳化硅发生还原反应，将碳残留去除；步骤四、停止通入含氧气体，反应结束。本发明可以实现对碳化硅氧化层的实时修复，有效减小碳残留，改善界面质量，减小氧化层中的缺陷中心对载流子的散射作用。
-
公开(公告)号：CN109341880A
公开(公告)日：2019-02-15
申请号：CN201811156415.2
申请日：2018-09-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种环形温度传感器，用于测量晶体管的温度，包括：按由内而外顺序依次设置在所述晶体管的有源区的环形P型重掺杂区、环形N型重掺杂区、环形阳极、环形N阱区以及环形P阱区；以及环形阴极，所述环形阴极设置在所述环形N型重掺杂区；其中，所述环形阴极与所述晶体管的源极短路设置。
-
公开(公告)号：CN107658215A
公开(公告)日：2018-02-02
申请号：CN201710880833.5
申请日：2017-09-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/04 , H01L21/336 , H01L29/10 , H01L29/78
CPC classification number: H01L21/046 , H01L29/1033 , H01L29/66068 , H01L29/7827
Abstract: 本发明提供一种碳化硅器件制作方法，其中包括：步骤一、提供N+-SiC衬底，在N+-SiC衬底上形成N--SiC外延层，在N--SiC外延层两端离子注入形成P阱；步骤二、在器件表面外延N型沟道层；步骤三、在器件两端进行离子注入，形成相邻的N+源区和P+源区；步骤四、在器件表面生长栅氧化层，在栅氧化层上方生长多晶硅层并进行刻蚀，得到栅电极；步骤五、在栅氧化层表面淀积层间介质并刻蚀层间介质以及栅氧化层，用于形成源电极与N+源区和P+源区的接触窗口；步骤六、在器件的正面和反面形成源电极和漏电极。本发明还提供一种碳化硅器件。本发明能够保证导电沟道深度，抑制注入工艺带来的接触界面粗糙，并且简化器件制备工艺流程。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.054 seconds)
