-
公开(公告)号：CN110444469A
公开(公告)日：2019-11-12
申请号：CN201910797858.8
申请日：2019-08-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L21/027 , H01L21/311 , H01L21/321 , H01L21/3213
Abstract: 本发明公开了一种缓解芯片顶层刻蚀时造成下层部位损伤的方法，该芯片顶层具有凸起部位和凹陷部位，该方法包括以下步骤：在芯片顶层涂覆光刻胶；刻蚀所述光刻胶，使被所述凸起部位暴露出来，所述凹陷部位仍然被光刻胶填充；刻蚀所述凸起部位，直至露出顶层金属；再次刻蚀所述凹陷部位所残留的光刻胶；使用化学溶液腐蚀掉所述顶层金属；以及进行化学机械研磨，直至露出芯片下层部位，完成操作；该方法利用光刻胶与芯片顶层金属外氧化层和钝化层很大的刻蚀选择比，来避免干法刻蚀顶层时，不做平坦化导致的落差传递到下层，从而能够成功保护下层电路结构完整。
-
公开(公告)号：CN109269451A
公开(公告)日：2019-01-25
申请号：CN201811382725.6
申请日：2018-11-20
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01B15/02
Abstract: 本发明公开了一种金属镀层厚度的测量方法，所述测量方法是通过聚焦离子束测量方法结合扫描电子显微镜进行测量的，该测量方法能够实现对电子镀层、材料表面的涂层进行精确测量，精度在纳米级，能有效进行鉴别鉴伤。
-
公开(公告)号：CN108828430A
公开(公告)日：2018-11-16
申请号：CN201810557233.X
申请日：2018-06-01
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R31/28 , G06K7/10 , G06K19/077
Abstract: 本发明公开了一种超高频RFID标签芯片的多同测可靠性的测试系统及方法，超高频RFID标签芯片的多同测可靠性的测试系统包括：上位机、读写器、温箱以及远场天线。上位机内置有控制软件；读写器一端与上位机通信连接；温箱内部具有温度，且温箱的一侧具有玻璃窗口；以及远场天线与读写器的另一端通信连接，且远场天线朝向温箱的玻璃窗口；其中，多颗RFID标签芯片放置于温箱内，且上位机的控制软件能够控制读写器通过远场天线透过玻璃窗口对温箱内的多颗RFID标签芯片进行可靠性测试。借此，本发明的超高频RFID标签芯片的多同测可靠性的测试系统，提高了测试效率，且提升了可靠性测试能力。
-
公开(公告)号：CN108267348A
公开(公告)日：2018-07-10
申请号：CN201711479741.2
申请日：2017-12-29
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种IC产品的样品截面的纳米级高精度制备方法，包括如下步骤：S1.将所述IC产品的样品注塑或者粘贴在陪片上，得到待研磨样品，对待研磨样品进行初步观察，并对待测区域进行标记；S2.采用粗砂纸对待研磨样品进行粗磨处理，得到粗磨样品；S3.确认粗磨样品的最终研磨位置和样品状态；S4.若样品状态不符合试验需求，则采用细砂纸对粗磨样品进行精磨处理；S5.对符合试验需求的细磨样品或粗磨样品进行清洗、吹干处理，得到待FIB处理样品；S6.将待FIB处理样品放置于FIB样品室中，调整FIB设备的样品台高度和旋转角度；S7.调整FIB设备的电压和电流参数进行截面精修处理，完成样品截面制备。本发明的制备方法效率高，精度高，截面样品辨识度可达纳米级。
-
公开(公告)号：CN107170663A
公开(公告)日：2017-09-15
申请号：CN201610121476.X
申请日：2016-03-03
Applicant: 北京智芯微电子科技有限公司 , 国家电网公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力公司
Abstract: 本发明公开了一种从封装体取出芯片的方法，包括：去除封装体的密封盖板，封装体的底部设有封装框架，且封装框架上通过粘片胶设有芯片，密封盖板设置于封装体的上部；向封装体内注入树脂并固化，对封装体进行塑封并形成铸件；对塑封后的铸件的底部进行研磨处理，去除封装体底部的封装框架；在预设温度范围内对研磨后的铸件进行加热处理，挖取出芯片；对挖取出的芯片进行强酸漂洗，预设时间后取出漂洗后的芯片。该方法不必加热到太高温度，就能从封装体中取出芯片；而且酸处理时间较短，不会腐蚀焊盘，可完好地取出芯片，芯片还可进行二次封装。
-
Patent Agency Ranking
公开(公告)号：CN111355225A
公开(公告)日：2020-06-30
申请号：CN202010244294.8
申请日：2020-03-31
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明提供一种电源钳位电路，属于集成电路芯片静电释放保护技术领域。所述电源钳位电路包括检测模块、启动模块以及泄放模块，还包括：反馈模块；所述检测模块包括电阻以及电容；所述反馈模块串联于所述电阻与所述电容之间；所述反馈模块包括第一二极管以及第二PMOS晶体管；所述第二PMOS晶体管的源极与所述电阻的第一端以及所述第一二极管的正极相连，所述第二PMOS晶体管的漏极与所述第一二极管的负极相连，所述第二PMOS晶体管的栅极与所述启动模块以及所述泄放模块相连。本发明通过增加反馈模块，在电源钳位电路导通时增加检测模块的阻抗，增大RC时间常数，延长泄放模块的导通时间，将静电荷彻底释放；在电源钳位电路不导通时，降低漏电流。
-
公开(公告)号：CN110504185A
公开(公告)日：2019-11-26
申请号：CN201910798587.8
申请日：2019-08-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L21/66
Abstract: 本发明公开了一种ESD保护单元的测试及加固方法，ESD保护单元设置在待测试芯片中，包括：对待测试芯片施加ESD放电应力；对待测试芯片的管脚进行监测，根据监测结果判断是否为ESD失效；若判断结果为ESD失效，则对待测试芯片进行开封，通过结构分析确定待测试芯片的ESD保护单元中的失效点；对ESD保护单元中的失效点进行加固仿真测试；在测试结果满足要求时，对待测试芯片进行加固；对加固后的芯片重新施加ESD放电应力，并进行监测，直至结果判断为ESD有效为止。本实施例提供的ESD保护单元的测试及加固方法，通过EDA软件对ESD保护单元进行仿真测试，保证芯片通过ESD设计要求并在正常工作状态下具备较高的鲁棒性。
-
公开(公告)号：CN110257912A
公开(公告)日：2019-09-20
申请号：CN201910644631.X
申请日：2019-07-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明公开了一种具有原子级台阶结构的单晶钛酸锶衬底基片的制备方法。该制备方法包括：将未处理的钛酸锶衬底基片进行第一次超声波清洗；用氟化铵-氢氟酸缓冲液腐蚀第一次清洗后的钛酸锶衬底基片；将所得钛酸锶衬底基片在高温流动氧氛围下进行退火处理；将退火处理后的钛酸锶衬底基片进行第二次超声波清洗，得到具有原子级台阶结构的单晶钛酸锶衬底基片；以及将所得的具有原子级台阶结构的单晶钛酸锶衬底基片进行出片。该制备方法能够使得单晶钛酸锶衬底基片可定向性腐蚀出具有台阶结构的钛-氧结束面，且酸碱度适宜，表面呈现明显的台阶状，表面均方根粗糙度低，整个台阶表面并无腐蚀孔洞出现。
-
公开(公告)号：CN105183978B
公开(公告)日：2019-01-01
申请号：CN201510557112.1
申请日：2015-09-02
Applicant: 北京智芯微电子科技有限公司 , 国家电网公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力公司
IPC: G06F17/50
Abstract: 本发明公开了一种芯片设计阶段可靠性评估方法和装置，其中，该方法包括：根据确定的芯片功能划分功能模块，并根据所述功能模块的需求进行网表设计；根据BSIM器件模型对所述网表进行前仿真，当前仿真结果满足所述功能模块的需求时，进行版图绘制；在版图绘制完成后，提取布线后的寄生的电容和电阻，根据BSIM器件模型对提取后的网表进行后仿真；当后仿真结果满足所述功能模块的需求时，根据预先建立的老化BSIM器件模型再次进行仿真；当再次仿真结果满足所述功能模块的需求时，则进行制版流片。本发明的芯片设计阶段可靠性评估方法和装置，与传统的开发流程相比，可以缩小产品的开发周期，减少修改光刻板的次数，进而降低开发成本。
-
公开(公告)号：CN108922861A
公开(公告)日：2018-11-30
申请号：CN201810456357.9
申请日：2018-05-14
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司 , 国网河北省电力有限公司 , 中国电力科学研究院有限公司
Abstract: 本发明公开了一种基于红外成像定位法的集成电路修补装置及方法。该集成电路修补装置包括红外成像定位单元和集成电路修补单元。红外成像定位单元用于对被测的集成电路进行失效点定位。集成电路修补单元用于对所述失效点进行电路修补。所述基于红外成像定位法的集成电路修补装置及方法能够对集成电路无损伤地进行失效点的快速精准定位且能够观察到集成电路的内部结构，提高失效定位成功率以及修补效率。
-
-
-
-
-
-
-
-
-
Search Results
420
records
(took 0.074 seconds)
