-
公开(公告)号：CN119132909A
公开(公告)日：2024-12-13
申请号：CN202411278494.X
申请日：2024-09-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种纳米真空沟道晶体管及其制备方法，本发明的纳米真空沟道晶体管中，发射极具有与收集极相对设置的尖端，于发射极和收集极之间限定一纳米间隙，能够实现纳米级的沟道，使得真空度对场发射晶体管的影响降低，栅电极设置于发射极和收集极的上方、下方和两侧中的至少一处，赋予器件所需的栅极控制能力，从而实现较低工作电压下器件的高速通断。通过本发明的制备方法中，采用成熟的光刻技术形成发射极的步骤之后，于发射极的侧壁形成牺牲侧墙结构，利用牺牲侧墙结构限定发射极与收集极之间的纳米间隙，保证真空沟道的纳米级加工精度，能够与CMOS工艺高度兼容，大幅降低器件的制造成本，工艺一致性高等优势。
-
公开(公告)号：CN111952183B
公开(公告)日：2024-07-30
申请号：CN202010849605.3
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种具有环栅结构的场效应晶体管的制备方法，包括：1)制备衬底结构，包括半导体衬底，半导体衬底中插入有介质牺牲层；2)定义器件区域，对器件区域进行阱掺杂，并器件区域外围形成隔离区；3)刻蚀介质牺牲层上方的半导体层，以形成线型半导体沟道，线型半导体沟道两端连接有半导体层；4)采用湿法腐蚀去除介质牺牲层以在线型半导体沟道下方形成空腔；5)形成包围线型半导体沟道的栅介质层及栅电极层，以形成栅极结构；6)在线型半导体沟道两端的半导体层中形成源区及漏区。本发明可避免介质牺牲层的侧向腐蚀，本发明的器件具有较高的电学性能，同时具有较小的工艺难度，以及更广泛的工艺兼容性。
-
公开(公告)号：CN118398649A
公开(公告)日：2024-07-26
申请号：CN202410577435.6
申请日：2024-05-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L21/762
Abstract: 本发明提供一种SOI衬底结构及其制备方法，包括：自下而上堆叠的衬底层、绝缘层和顶功能层，衬底层与绝缘层之间设置有中间隔离层，中间隔离层包括第一面、相对于第一面远离衬底层的第二面，以及自其第一面向第二面凸出的多个柱状支撑结构，柱状支撑结构包括中心柱体和包覆于中心柱体的壳层，柱状支撑结构远离衬底层的端部以一预定间距彼此间隔。本发明采用壳层包覆作为芯层的中心柱体，构成柱状支撑结构，能够明显提升柱状支撑结构的面积占比，提升SOI衬底结构整体的机械支撑能力和导热能力。本发明的SOI衬底结构的制备方法，能够拓宽刻蚀工艺的裕度，具有较高的工艺稳定性，提升SOI衬底结构的加工质量，具有与现有的CMOS工艺高度兼容的优势。
-
公开(公告)号：CN111952189B
公开(公告)日：2024-07-26
申请号：CN202010850781.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/417 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于空腔包围结构的环形栅场效应晶体管及制备方法，场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，半导体顶层上设置有呈环形的环形栅极，半导体顶层中形成有第一极与第二极，第一极位于环形栅极内侧并被环形栅极包围，第二极位于环形栅极外侧并包围环形栅极，绝缘层中形成有环形空腔，环形空腔在垂直投影方向上包围第一极，且环形空腔在垂直投影方向上与环形栅极具有交叠。本发明在源区或漏区下方引入环型空腔，并且将栅极设置成与所述环型空腔对应的环形栅极结构，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
-
公开(公告)号：CN111952181B
公开(公告)日：2024-05-24
申请号：CN202010849594.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/10 , H01L29/45 , H01L29/78
Abstract: 本发明提供一种具有隔离层的鳍式场效应晶体管及其制备方法，通过隔离层可将源、漏电极与漏电通路隔离，从根本上解决Fin结构底部漏电问题；通过源漏金属硅化层，可增大源漏掺杂区尺寸，以减小源漏接触电阻；通过阻挡层可进一步的避免形成漏电通路；从而本发明可有效提升器件的抗总剂量辐照能力。
-
Patent Agency Ranking
公开(公告)号：CN111435649B
公开(公告)日：2023-12-01
申请号：CN201910027054.X
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/3065 , H01L27/12 , B82Y40/00
Abstract: 本发明提供一种基于图形化SOI衬底的半导体纳米线结构及其制备方法，包括：在第二半导体衬底中进行离子注入形成剥离界面；于第一绝缘层中形成凹槽，所述凹槽未贯穿所述第一绝缘层；键合第二半导体衬底及第一绝缘层，以形成空腔；进行退火工艺加强键合强度，并使第二半导体衬底从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空的半导体纳米线，在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN116949564A
公开(公告)日：2023-10-27
申请号：CN202210406596.X
申请日：2022-04-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上硅衬底上单晶AlN薄膜及其制备方法，所述制备方法包括：提供一绝缘体上硅衬底，绝缘体上硅衬底包括位于顶层硅、埋氧层、背衬底中的任一者中或任意相邻两者之间的界面处的多个空腔；在第一生长温度下于顶层硅上外延生长AlN缓冲层；在第二生长温度下于AlN缓冲层上外延生长第一AlN层；在第三生长温度下于第一AlN层上外延生长第二AlN层。本发明利用内嵌空腔的绝缘体上硅衬底，减少高温生长单晶AlN薄膜时晶格失配及热失配所带来的影响，从而可以实现无裂纹的单晶AlN薄膜生长。
-
公开(公告)号：CN116435367A
公开(公告)日：2023-07-14
申请号：CN202310428551.7
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明提供一种包含背栅结构的SOI器件及其制备方法，制备方法包括以顶栅结构为掩模选择性刻蚀中间导电层，保留的中间导电层用作背栅电极，使得背栅电极与顶栅结构具有良好的对准精度，此种制备方法不仅可运用于先进工艺节点器件，也可用于对成熟工艺节点进行性能升级，具有良好的工艺适配性。本发明的SOI器件包括：沟道区，跨设于凹槽之上；背栅结构，介于沟道区与衬底层之间且嵌入于凹槽中；源区和漏区，设置介质埋层上且与背栅电极电隔离，通过背栅电极施加偏压，可灵活调整器件的工作状态，增强器件中顶栅的控制能力，降低背栅电极与源漏区域之间的寄生电容，提升器件的电性能。
-
公开(公告)号：CN116435313A
公开(公告)日：2023-07-14
申请号：CN202310428537.7
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12 , H01L21/762
Abstract: 本发明提供一种SOI衬底及其制备方法，衬底包括：衬底层、第一埋氧层、背栅调节层、第二埋氧层、顶半导体层，从下到上依次设置，背栅调节层内设置有绝缘隔离结构。本发明通过设置第一埋氧层为键合界面，使对第二埋氧层的厚度的调节自由度较大，以减低键合难度和制备成本；同时背栅调节层设置通孔及部分绝缘填充的绝缘隔离结构，避免背栅调节层内的不同掺杂区之间的离子扩散，并形成对通孔内的强度支撑；另外，第二埋氧层使用厚度精确的绝缘介质层，使背栅调节层具有稳定均一的静电控制能力，并阻止杂质在顶半导体层与背栅调节层之间互相扩散；最后，配合背栅调节层结构及材料选择，可扩大器件工艺选择范围，降低工艺要求及成本。
-
公开(公告)号：CN116344624A
公开(公告)日：2023-06-27
申请号：CN202310325989.2
申请日：2023-03-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明提供一种SOI MOS器件及其制备方法，所述SOI MOS器件包括：基底、偏置电极结构、栅极结构、源区、漏区、栅极金属层、源极金属层及漏极金属层，其中基底包括衬底、埋氧层、有源层、空腔及设置于空腔顶部的空腔口；偏置电极结构包括覆盖空腔内壁的介电层、填充所述的导电层及与所述导电层电连接的偏置电极，介电层包裹导电层；栅极结构包括栅极及栅介质层；源区及漏区分别位于栅极结构的两侧的有源层中；栅极金属层、源极金属层及漏极金属层分别与栅极、源区、漏区电连接。本发明的SOI MOS器件及其制备方法通过偏置电极结构的设置减小了SOI MOS器件的寄生电容，减少了漏电流，提高了器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.082 seconds)
