-
公开(公告)号：CN102843123B
公开(公告)日：2015-09-09
申请号：CN201210316814.7
申请日：2012-08-31
Applicant: 电子科技大学
IPC: H03K19/003
Abstract: 一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路。本发明提出的高压驱动电路中高端输出级电路高压PMOS管为薄栅氧结构，而不再像传统高压驱动电路那样采用厚栅氧结构；电路只使用四个高压MOS管，相比传统高压驱动电路少使用了两个高压MOS管，大大节约了芯片面积；同时通过引入电流源，减小了高压端电源浮动对电平位移输出信号的影响，提高了电路的可靠性。
-
公开(公告)号：CN102790092A
公开(公告)日：2012-11-21
申请号：CN201210304099.5
申请日：2012-08-24
Applicant: 电子科技大学
Abstract: 一种横向高压DMOS器件，属于半导体功率器件技术领域。本发明通过提高第一导电类型半导体降场层3的浓度，减小第一导电类型半导体降场层3在器件宽度方向上的面积，在降场层3之间提供了额外的第二导电类型半导体电流通道16，增加了电流流动路径的面积，同时也提供了相对较短的导电路径，并且可以增加第二导电类型半导体漂移区16的浓度，极大地降低了器件导通电阻。与常规具有降场层的横向高压DMOS器件相比，本发明提供的横向高压DMOS器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明提供的高压半导体器件可应用于消费电子、显示驱动等多种产品中。其电流能力较现有双通道横向高压DMOS器件电流能力有17%的提高。
-
公开(公告)号：CN102779821B
公开(公告)日：2015-04-15
申请号：CN201210268621.9
申请日：2012-07-31
Applicant: 电子科技大学
Abstract: 一种集成了采样电阻的电流检测LDMOS器件，属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件（100）、电流检测LDMOS器件（101）和采样电阻（102）。通过控制主功率LDMOS器件和电流检测LDMOS器件的沟道区宽度之比实现电流采样；主功率LDMOS器件和电流检测LDMOS器件共用漏极结构以节省芯片面积；短接主功率LDMOS器件和电流检测LDMOS器件各自的P+接触区和N+接触区，并且将电流检测LDMOS器件的P型体区做在一个N阱中、使得电流检测LDOMS器件的P型体区与衬底完全隔离，实现了电流检测LDMOS器件的源极电压浮动且消除了衬底去偏置效应；另外将采样电阻同时集成可避免外接采样电阻带来的噪声影响，使得电流检测LDMOS器件对主功率LDMOS器件电流进行准确采样。
-
公开(公告)号：CN117393559A
公开(公告)日：2024-01-12
申请号：CN202311391369.5
申请日：2023-10-24
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H01L27/02 , H01L23/544 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种Trench VDMOS器件及其制备方法，Trench VDMOS器件中的元胞包括制作在同一衬底上的若干主体元胞、若干隔离元胞和若干采样元胞，其中：所述若干采样元胞成阵列方式设置，且所述若干采样元胞并联连接；所述若干隔离元胞围绕所述若干采样元胞的四周设置；所述若干主体元胞围绕所述若干采样元胞的四周设置，所述若干主体元胞并联连接；并且，所述采样元胞和所述主体元胞并联连接，所述主体元胞、所述采样元胞和所述隔离元胞的漏极相互连接在一起，所述主体元胞的源极相互连接在一起，所述采样元胞的源极相互连接在一起。本发明能够对流过器件的电流进行采样，从而实时监控整个主体器件的工作状态。
-
公开(公告)号：CN102810540A
公开(公告)日：2012-12-05
申请号：CN201210268627.6
申请日：2012-07-31
Applicant: 电子科技大学
Abstract: 一种具有电流采样功能的LDMOS器件，属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件（100）和电流检测LDMOS器件（101）。本发明通过控制主功率器件和电流检测功率器件的沟道区宽度之比以实现电流采样。通过主功率器件和电流检测功率器件共用漏极结构以达到节省芯片面积的目的；同时通过短接主功率器件和电流采样功率器件各自的P+接触区和N+接触区（与各自的源极金属相连），并且将电流采样功率器件的P型体区做在一个N阱中、使得电流采样功率器件的P型体区与衬底完全隔离，实现了电流检测功率器件的源极电压浮动且消除了衬底去偏置效应，最终使得电流检测功率器件对主功率器件电流进行准确采样的目的。
-
Patent Agency Ranking
公开(公告)号：CN102201406A
公开(公告)日：2011-09-28
申请号：CN201110105986.5
申请日：2011-04-26
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/78 , H01L29/06 , H01L21/8249
Abstract: 一种基于N型外延层的BCD集成器件及其制造方法，属于半导体功率器件技术领域。本发明在同一衬底上集成了高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件，各器件制作于P型衬底表面的P型外延层表面的N型外延层中，并通过P+对通隔离区实现结隔离；在高压器件下方的P型衬底和P型外延层之间具有N型埋层，在低压器件下方的P型外延层和N型外延层之间可有(或没有)N型埋层。本发明通过引入N型埋层实现相同击穿电压下可以使用更低电阻率的硅片作为衬底，避免了采用区熔FZ法制造的单晶硅片带来的芯片制造成本的增加，从而降低了芯片的制造成本。
-
公开(公告)号：CN102810540B
公开(公告)日：2015-05-27
申请号：CN201210268627.6
申请日：2012-07-31
Applicant: 电子科技大学
Abstract: 一种具有电流采样功能的LDMOS器件，属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件（100）和电流检测LDMOS器件（101）。本发明通过控制主功率器件和电流检测功率器件的沟道区宽度之比以实现电流采样。通过主功率器件和电流检测功率器件共用漏极结构以达到节省芯片面积的目的；同时通过短接主功率器件和电流采样功率器件各自的P+接触区和N+接触区（与各自的源极金属相连），并且将电流采样功率器件的P型体区做在一个N阱中、使得电流采样功率器件的P型体区与衬底完全隔离，实现了电流检测功率器件的源极电压浮动且消除了衬底去偏置效应，最终使得电流检测功率器件对主功率器件电流进行准确采样的目的。
-
公开(公告)号：CN102832249A
公开(公告)日：2012-12-19
申请号：CN201210333289.X
申请日：2012-09-11
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/739
Abstract: 一种MOS型功率半导体器件，属于半导体功率器件技术领域。本发明将常规MOS型功率半导体器件中并排位于P型阱区内沿器件宽度方向呈条状结构的P型杂质重掺杂区2和N型杂质重掺杂区1改变成沿器件宽度方向呈交替间隔分布。本发明能够大大减小寄生晶体管的开启几率，从而有效的防止器件二次击穿的发生，扩大器件安全工作区，提高器件的可靠性。同时，本发明寄生栅源电容相比传统结构减少约二分之一。最后，本发明在制造过程中只需改动P型杂质重掺杂区2和N型杂质重掺杂区1的注入掩膜版，即可赢得器件可靠性的巨大改善，简单易行。
-
公开(公告)号：CN102361031A
公开(公告)日：2012-02-22
申请号：CN201110318010.6
申请日：2011-10-19
Applicant: 电子科技大学
Abstract: 一种用于SOI高压集成电路的半导体器件，属于功率半导体器件领域。包括半导体衬底层、介质埋层、顶层硅；顶层硅中至少集成了高压LIGBT、NLDMOS和PLDMOS器件；介质埋层的厚度不超过5微米，顶层硅的厚度不超过20微米；高压器件底部、介质埋层表面上方的顶层硅中具有多个不连续的高浓度N+区(掺杂浓度不低于1e16cm-3)；高压器件之间采用介质隔离区隔离。器件还可集成低压MOS器件，高、低压器件之间采用介质隔离区隔离，不同的低压器件之间采用场氧化层隔离。本发明由于多个不连续高浓度N+区的引入，削弱了顶层硅电场同时增强了介质埋层电场，器件击穿电压大幅提高，可用在汽车电子、消费电子、绿色照明、工业控制、电源管理、显示驱动等众多领域的高压集成电路中。
-
公开(公告)号：CN102593127B
公开(公告)日：2014-04-09
申请号：CN201210045619.5
申请日：2012-02-27
Applicant: 电子科技大学
IPC: H01L27/06
Abstract: 一种复合功率半导体器件，属于半导体器件技术领域。该器件将将LIGBT、LDMOS以及JFET集成在一起，其中LIGBT与LDMOS形成混合并联结构，LIGBT/LDMOS混合结构与JFET级联。LIGBT/LDMOS混合结构中，LIGBT和LDMOS共用栅极、LIGBT的n+阴极和LDMOS的n+源极共用、LIGBT的P+阳极和LDMOS的n+漏极交替相间分布；LIGBT/LDMOS混合结构的曲率部分为LDMOS结构；LDMOS和JFET共用n+漏极4，JFET的n+源极8做在N阱区6向所述LIGBT/LDMOS混合结构向外延伸的部分中。本发明兼具LIGBT的驱动能力强和LDMOS的速度快的特点，可提供较大的输出电流，其稳定性增强。Double-RESURF技术的采用、JFET的漏极和LDMOS的漏极共用使器件利用尽可能小的芯片面积是实现了高耐压和低导通电阻，基于此功率半导体器件的功率IC的制作成本大大降低。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.019 seconds)
