-
公开(公告)号：CN110534514B
公开(公告)日：2022-01-25
申请号：CN201910837060.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L27/088 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种横向高压功率半导体器件的槽型终端结构，属于半导体功率器件技术领域。通过在横向高压功率半导体器件的曲率终端部分的N型轻掺杂漂移区内引入槽型介质条环，使得N型轻掺杂漂移区内的环型介质承担了主要耐压，这样就避免了由于漏端加高压所带来的源端PN结冶金界结面产生高电场峰值，进而造成器件耐压降低。由于介质槽的临界击穿电场远高于硅材料，所以本发明可以减小器件曲率终端的宽度，使电场线更加集中而不会提前击穿，这样就节约器件版图面积，并且与CMOS工艺相兼容，利用本发明可制作高压、高速、低导通损耗的横向高压功率器件。
-
公开(公告)号：CN110534514A
公开(公告)日：2019-12-03
申请号：CN201910837060.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L27/088 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种横向高压功率半导体器件的槽型终端结构，属于半导体功率器件技术领域。通过在横向高压功率半导体器件的曲率终端部分的N型轻掺杂漂移区内引入槽型介质条环，使得N型轻掺杂漂移区内的环型介质承担了主要耐压，这样就避免了由于漏端加高压所带来的源端PN结冶金界结面产生高电场峰值，进而造成器件耐压降低。由于介质槽的临界击穿电场远高于硅材料，所以本发明可以减小器件曲率终端的宽度，使电场线更加集中而不会提前击穿，这样就节约器件版图面积，并且与CMOS工艺相兼容，利用本发明可制作高压、高速、低导通损耗的横向高压功率器件。
-
公开(公告)号：CN110518059A
公开(公告)日：2019-11-29
申请号：CN201910819934.0
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/40 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种具有电荷平衡耐压层的纵向浮空场板器件及制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第一导电类型电荷平衡耐压层，第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型电荷平衡耐压层，第一介质氧化层、第二介质氧化层、第三介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，本发明在器件的第二导电类型漂移区中引入由第一导电类型电荷平衡耐压层和第二导电类型电荷平衡耐压层构成的超结结构，调制漂移区电场，并提供低阻电流通路，从而提高器件耐压并降低器件的比导通电阻。
-
公开(公告)号：CN110534566A
公开(公告)日：2019-12-03
申请号：CN201910836723.8
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供一种IGBT功率器件，属于半导体功率器件技术领域。通过把具有高深宽比的超结区引入漂移区表面或者体内，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗，若是将超结做在表面，那么平面栅就变为了鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了器件的跨导和沟道电荷量。
-
公开(公告)号：CN110459602A
公开(公告)日：2019-11-15
申请号：CN201910819933.6
申请日：2019-08-31
Applicant: 电子科技大学
Abstract: 本发明提供一种具有纵向浮空场板的器件及制造方法，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，且第一介质氧化层包围浮空场板多晶硅电极，所述纵向浮空场板分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；本发明在器件关态引入全域MIS耗尽机制，浮空纵向场板在N型半导体材料中积累电子，在P型半导体材料中积累空穴；当纵向浮空场板插入衬底时，场板能同时对第一导电类型半导体衬底和第二导电类型漂移区进行耗尽，使得器件漂移区与衬底的电荷平衡部分独立，并通过金属条形成体内等势环以调制电场，提高器件耐压，同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。
-
Patent Agency Ranking
公开(公告)号：CN110444591A
公开(公告)日：2019-11-12
申请号：CN201910819845.6
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/423 , H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331
Abstract: 本发明提供一种具有低比导通电阻的槽型器件及制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明充分发掘深槽结构的三维耗尽能力，提出在z方向具有深槽和浅槽交替分布的槽型器件结构，利用深槽对额外的第一导电类型漂移区进行耗尽，保持器件耐压的稳定，同时，额外的第一导电类型漂移区在开态时为器件提供了更多的导电通路，减小器件的比导通电阻。
-
公开(公告)号：CN110429130A
公开(公告)日：2019-11-08
申请号：CN201910819875.7
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/78 , H01L29/739
Abstract: 本发明提供一种电荷平衡的槽型器件终端结构，包括有源区末端结构和终端区结构；有源区末端结构包括：第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，控制栅多晶硅电极；所述终端区结构包括：第二介质氧化层、第三介质氧化层、第一终端多晶硅电极、第二终端多晶硅电极；有源区深槽末端为弧形，且/或者所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形，本发明缓解有源区深槽末端和第一道终端深槽之间的曲率效应，优化电荷平衡，克服了传统结构在该处由于三维耗尽效应而导致的提前击穿问题，提高器件的耐压。
-
公开(公告)号：CN109087952A
公开(公告)日：2018-12-25
申请号：CN201810967667.7
申请日：2018-08-23
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种具有低比导通电阻的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底、第一导电类型漂移区、第一导电类型buffer层、第二导电类型阱区、第一导电类型源端接触区以及第二导电类型接触区，元胞两侧设有伸入到第一导电类型漂移区内的深槽，深槽内的第一介质氧化层、第二介质氧化层和第三介质氧化层封闭第一多晶硅，第三介质氧化层和第四介质氧化层封闭第二多晶硅，源极金属接触位于两个第一介质氧化层之间，本发明通过引入高掺杂浓度的第一导电类型Buffer层，在缓解固有JFET效应的同时，扩展电流路径并提高了局部载流子浓度，从而增大器件导通电流，减小导通电阻。
-
公开(公告)号：CN110504322B
公开(公告)日：2021-04-23
申请号：CN201910819894.X
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L27/02
Abstract: 本发明提供一种分离栅VDMOS器件的终端结构，包括有源区结构和终端区结构，本发明通过将分离栅深槽与第一道终端深槽相连，二者共用接触孔进行引出，减少了设计器件版图结构时所要考虑的参数，简化器件的版图结构设计，同时将三维耗尽转化为二维耗尽，并对分离栅深槽和第一道终端深槽连接处的结构进行特殊设计，进一步缓解曲率效应，优化电荷平衡，提高终端结构的耐压。
-
公开(公告)号：CN110534566B
公开(公告)日：2021-03-30
申请号：CN201910836723.8
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供一种IGBT功率器件，属于半导体功率器件技术领域。通过把具有高深宽比的超结区引入漂移区表面或者体内，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗，若是将超结做在表面，那么平面栅就变为了鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了器件的跨导和沟道电荷量。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.022 seconds)
