-
公开(公告)号：CN107466425A
公开(公告)日：2017-12-12
申请号：CN201580078373.3
申请日：2015-06-26
Applicant: 瑞萨电子株式会社
Abstract: 电子装置具有第一布线基板和搭载在第一布线基板上的半导体器件。半导体器件包括具有多个端子的第二布线基板、搭载于第二布线基板上的多个第一半导体芯片和搭载于第二布线基板上的第二半导体芯片。此外，第一布线基板具有对第二半导体芯片供给种类不同的多个电源电位的第一电源线和第二电源线。在俯视下，第二电源线以跨第二布线基板的第一基板边和第二半导体芯片的第一芯片边的方式配置。此外，在俯视下，第一电源线以从第二电源线与多个第一半导体芯片中的一部分之间通过而向与第二半导体芯片重叠的区域延伸的方式配置。此外，第一电源线中的在厚度方向上与第二电源线重叠的区域的面积比第一电源线中的不与第二电源线重叠的区域的面积小。
-
公开(公告)号：CN106486428B
公开(公告)日：2021-06-04
申请号：CN201610710277.2
申请日：2016-08-23
Applicant: 瑞萨电子株式会社
IPC: H01L23/12 , H01L23/498 , H01L23/492
Abstract: 本申请涉及半导体器件。提供一种可靠性增强的半导体器件。该半导体器件具有：布线衬底，包括与半导体芯片的电源电位供应部电连接的第一端子、将电源电位供应部与第一端子耦合的第一布线、与半导体芯片的参考电位供应部电连接的第二端子以及将参考电位供应部与第二端子耦合的第二布线。第一端子和第二端子被布置为与半导体芯片相比更接近布线衬底的外围。第二布线沿着第一布线延伸。
-
公开(公告)号：CN106407135B
公开(公告)日：2021-05-18
申请号：CN201610576860.9
申请日：2016-07-20
Applicant: 瑞萨电子株式会社
Abstract: 减少了包括在电子装置中的半导体装置所包括的端子的数量。电子装置包括：第一半导体装置，该第一半导体装置具有第一输入端子和第二输入端子；第二半导体装置，该第二半导体装置具有第一输出端子和驱动第一输出端子的第一驱动器电路；以及布线衬底，第一半导体装置和第二半导体装置安装在该布线衬底上。第一输入端子和第二输入端子通过形成在布线衬底上的第一线共同地耦合到第一输出端子。分别耦合到第一输入端子和第二输入端子的第一终端电阻器和第二终端电阻器的复合电阻等效于第一驱动器电路的驱动阻抗。
-
公开(公告)号：CN107452726A
公开(公告)日：2017-12-08
申请号：CN201710398671.1
申请日：2017-05-31
Applicant: 瑞萨电子株式会社
Inventor： 别井隆文
IPC: H01L25/16 , H01L23/498 , H01L21/52 , H01L21/48 , H05K1/18
CPC classification number: H05K1/182 , H01L23/36 , H01L23/42 , H01L23/49589 , H01L23/49822 , H01L23/49827 , H01L23/49894 , H01L2224/16225 , H01L2924/15311 , H01L2924/3511 , H05K1/0231 , H05K1/0233 , H05K1/0234 , H05K1/183 , H05K1/185 , H05K3/301 , H05K3/429 , H05K3/4611 , H05K3/4697 , H01L25/162 , H01L21/4857 , H01L21/486 , H01L21/52 , H01L25/165
Abstract: 本发明涉及半导体集成电路器件及其制造方法、以及印刷板。半导体集成电路器件包括：组件内置板，在其中至少堆叠第一芯层、第二芯层、粘附层和布线层，在第一芯层上安装第一电子组件，在第二芯层上安装第二电子组件，粘附层被布置在第一芯层和第二芯层之间；第三电子组件，该第三电子组件被安装在组件内置板的第一芯层侧中，并且通过布线层被电连接至第一和第二电子组件中的至少一个；外部连接端子，该外部连接端子被形成在组件内置板的第二芯层侧中，并且被电连接至第一和第二电子组件中的至少一个。
-
公开(公告)号：CN112783246A
公开(公告)日：2021-05-11
申请号：CN202011217454.6
申请日：2020-11-04
Applicant: 瑞萨电子株式会社
Inventor： 别井隆文
IPC: G05F1/56
Abstract: 本公开的实施例涉及半导体设备和功率管理IC。半导体设备具有稳压器电路，稳压器电路具有：偶数数目的开关稳压器，开关稳压器从输入电源生成输出功率；以及功率管理IC，功率管理IC控制由开关稳压器生成的输出电位。半导体设备的特征在于，偶数数目的开关稳压器的一半的组被布置在半导体设备系统板的第一表面上，并且其余一半的开关稳压器的组被布置在第二表面上，第二表面与第一表面成前后关系。该半导体设备减小了半导体设备的板面积(图案资源)。
-
Patent Agency Ranking
公开(公告)号：CN107466425B
公开(公告)日：2020-03-06
申请号：CN201580078373.3
申请日：2015-06-26
Applicant: 瑞萨电子株式会社
IPC: H01L23/50 , H01L23/538 , H01L23/498 , H01L25/04 , H01L25/18
Abstract: 电子装置具有第一布线基板和搭载在第一布线基板上的半导体器件。半导体器件包括具有多个端子的第二布线基板、搭载于第二布线基板上的多个第一半导体芯片和搭载于第二布线基板上的第二半导体芯片。此外，第一布线基板具有对第二半导体芯片供给种类不同的多个电源电位的第一电源线和第二电源线。在俯视下，第二电源线以跨第二布线基板的第一基板边和第二半导体芯片的第一芯片边的方式配置。此外，在俯视下，第一电源线以从第二电源线与多个第一半导体芯片中的一部分之间通过而向与第二半导体芯片重叠的区域延伸的方式配置。此外，第一电源线中的在厚度方向上与第二电源线重叠的区域的面积比第一电源线中的不与第二电源线重叠的区域的面积小。
-
公开(公告)号：CN106716633B
公开(公告)日：2019-05-10
申请号：CN201480082194.2
申请日：2014-09-26
Applicant: 瑞萨电子株式会社
IPC: H01L25/00
Abstract: 电子器件包括第1布线基板和搭载在上述第1布线基板上的半导体器件。在上述半导体器件的第2布线基板上排列地搭载有多个第1半导体芯片和对上述多个第1半导体芯片的每一个进行控制的第2半导体芯片。另外，上述多个第1半导体芯片搭载在上述布线基板的第1基板边与上述第2半导体芯片的第1芯片边的延长线之间。另外，上述第1布线基板具有：分别向上述多个第1半导体芯片的每一个供给第1电源电位的第1电源线、和向上述第2半导体芯片供给第2电源电位并且宽度比上述第1电源线宽的第2电源线。另外，上述第2电源线在俯视下与上述第2布线基板的上述第1基板边交叉，并且从上述第2布线基板的上述第1基板边侧向上述第2半导体芯片延伸。
-
公开(公告)号：CN106409807A
公开(公告)日：2017-02-15
申请号：CN201610542037.6
申请日：2016-07-11
Applicant: 瑞萨电子株式会社
IPC: H01L23/498
CPC classification number: H01L23/5227 , G06F1/3243 , G06F1/3296 , G06F13/385 , G06F13/4282 , H01L23/49838 , H01L24/16 , H01L2224/16227 , H01L2224/1623 , H01L2924/15311 , H01L2924/19041 , H01L2924/19105 , H01R13/6456 , H01R24/58
Abstract: 目的是提供一种具有更少故障的半导体器件。半导体器件具有：半导体芯片，具有以第一电源电压操作的第一信号输出电路、以第二电源电压操作的第二信号输出电路和多个凸块电极；和布线板，包括面对半导体芯片的主表面的第一主表面、其间具有布线层的与第一主表面相对的第二主表面、在第一主表面上的第一外部端子和在第二主表面上的第二外部端子；半导体芯片被安装在布线板上以将凸块电极耦合至第一外部端子。在从第二主表面观察的情况下，待供应有第一信号和第二信号的第二外部端子比待供应有第一电源电压和第二电源电压的第二外部端子更靠近半导体芯片布置。
-
公开(公告)号：CN115377066A
公开(公告)日：2022-11-22
申请号：CN202210482379.9
申请日：2022-05-05
Applicant: 瑞萨电子株式会社
IPC: H01L23/544 , G01R1/04
Abstract: 本公开涉及一种半导体装置和半导体器件。该半导体装置，包括安装板、在该安装板上设置的片上系统(SOC)封装和存储器封装。SOC封装包括半导体芯片和在其上安装该半导体芯片的封装衬底。该半导体装置还包括：在封装衬底上和安装板中设置的信号布线线路，半导体芯片和存储器封装之间的信号通过该信号布线线路进行传输；测量端子，被连接到在封装衬底的主表面上的信号布线线路。
-
公开(公告)号：CN106486428A
公开(公告)日：2017-03-08
申请号：CN201610710277.2
申请日：2016-08-23
Applicant: 瑞萨电子株式会社
IPC: H01L23/12 , H01L23/498 , H01L23/492
CPC classification number: H01L23/49838 , H01L21/563 , H01L22/32 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L24/06 , H01L24/13 , H01L24/14 , H01L24/48 , H01L24/49 , H01L2224/0401 , H01L2224/05554 , H01L2224/06133 , H01L2224/06136 , H01L2224/06155 , H01L2224/06177 , H01L2224/13082 , H01L2224/131 , H01L2224/13144 , H01L2224/13147 , H01L2224/14133 , H01L2224/14136 , H01L2224/14155 , H01L2224/16238 , H01L2224/32245 , H01L2224/48227 , H01L2224/49173 , H01L2224/49175 , H01L2224/49179 , H01L2224/73204 , H01L2224/73253 , H01L2924/00014 , H01L2924/014 , H01L2224/45099
Abstract: 本申请涉及半导体器件。提供一种可靠性增强的半导体器件。该半导体器件具有：布线衬底，包括与半导体芯片的电源电位供应部电连接的第一端子、将电源电位供应部与第一端子耦合的第一布线、与半导体芯片的参考电位供应部电连接的第二端子以及将参考电位供应部与第二端子耦合的第二布线。第一端子和第二端子被布置为与半导体芯片相比更接近布线衬底的外围。第二布线沿着第一布线延伸。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.035 seconds)
