-
公开(公告)号：CN104718624A
公开(公告)日：2015-06-17
申请号：CN201380041833.6
申请日：2013-08-06
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66734 , H01L21/049 , H01L21/28158 , H01L21/30604 , H01L29/045 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 在具备具有沟槽栅结构(9)的纵型开关元件的碳化硅半导体装置的制造方法中，使用相对于(0001)面或(000－1)具有偏轴角的衬底(1)，将沟槽(6)从源区(4)的表面形成到将基区(3)贯通并到达漂移层(2)的深度以使沟槽(6)的侧壁面朝向(11－20)面或(1－100)面，在上述沟槽(6)的形成后不进行牺牲氧化，形成栅氧化膜(7)。
-
公开(公告)号：CN102386100B
公开(公告)日：2014-07-09
申请号：CN201110259637.9
申请日：2011-08-30
IPC: H01L21/336 , H01L21/283
CPC classification number: H01L29/7813 , H01L21/30604 , H01L21/3065 , H01L29/1608 , H01L29/4236 , H01L29/66068
Abstract: 一种制造半导体器件的方法，包括：在衬底(1)上形成漂移层(2)；在漂移层(2)上形成基极层(3)；形成沟槽(6)以穿透所述基极层(3)，并到达所述漂移层(2)；修圆沟槽(6)的肩部角落和底部角落；利用有机膜(21)覆盖所述沟槽(6)的内壁；向基极层(3)的表面部分注入杂质；通过激活所注入的杂质来形成源极区(4)；以及在形成所述源极区(4)之后去除所述有机膜(21)。衬底(1)、漂移层(2)、基极层(3)和源极区(4)由碳化硅制成，在沟槽(6)被有机膜(21)覆盖的情况下执行杂质的注入和激活。
-
公开(公告)号：CN102403338A
公开(公告)日：2012-04-04
申请号：CN201110281178.4
申请日：2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件，包括：按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3)；第一和第二源极区(4a，4b)和基极区中的接触层(5)；穿透所述源极和基极区的沟槽(6)；沟槽中的栅电极(8)；覆盖栅电极，具有接触孔的层间绝缘膜(10)；经由所述接触孔与所述源极区和所述接触层耦合的源电极(9)；衬底上的漏电极(11)；以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅，且高浓度的第二源极区具有被层间绝缘膜覆盖的部分，该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号：CN104380471A
公开(公告)日：2015-02-25
申请号：CN201380031045.9
申请日：2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号：CN104718624B
公开(公告)日：2018-02-13
申请号：CN201380041833.6
申请日：2013-08-06
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66734 , H01L21/049 , H01L21/28158 , H01L21/30604 , H01L29/045 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 在具备具有沟槽栅结构(9)的纵型开关元件的碳化硅半导体装置的制造方法中，使用相对于(0001)面或(000－1)面具有偏轴角的衬底(1)，以使沟槽(6)的侧壁面朝向(11－20)面或(1－100)面的方式，将沟槽(6)从源区(4)的表面形成到将基区(3)贯通并到达漂移层(2)的深度，在上述沟槽(6)的形成后不进行牺牲氧化，形成栅氧化膜(7)。
-
Patent Agency Ranking
公开(公告)号：CN102403338B
公开(公告)日：2014-08-20
申请号：CN201110281178.4
申请日：2011-09-14
IPC: H01L29/36 , H01L29/78 , H01L21/265 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/086 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068
Abstract: 一种SiC半导体器件，包括：按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3)；第一和第二源极区(4a，4b)和基极区中的接触层(5)；穿透所述源极和基极区的沟槽(6)；沟槽中的栅电极(8)；覆盖栅电极，具有接触孔的层间绝缘膜(10)；经由所述接触孔与所述源极区和所述接触层耦合的源电极(9)；衬底上的漏电极(11)；以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅，且高浓度的第二源极区具有被层间绝缘膜覆盖的部分，该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。
-
公开(公告)号：CN102163627B
公开(公告)日：2014-07-09
申请号：CN201110045710.2
申请日：2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置，其包括：基板(1)，其由碳化硅制成且具有第一导电类型，其中所述基板包括主表面和背表面；漂移层(2)，其由碳化硅制成且具有第一导电类型，其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度；肖特基电极(4)，其设置在漂移层上且与漂移层的表面肖特基接触；以及欧姆电极(5)，其设置在基板的背表面上。肖特基电极与漂移层直接接触，以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号：CN102163627A
公开(公告)日：2011-08-24
申请号：CN201110045710.2
申请日：2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置，其包括：基板(1)，其由碳化硅制成且具有第一导电类型，其中所述基板包括主表面和背表面；漂移层(2)，其由碳化硅制成且具有第一导电类型，其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度；肖特基电极(4)，其设置在漂移层上且与漂移层的表面肖特基接触；以及欧姆电极(5)，其设置在基板的背表面上。肖特基电极与漂移层直接接触，以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号：CN104380471B
公开(公告)日：2017-10-27
申请号：CN201380031045.9
申请日：2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号：CN102299180B
公开(公告)日：2014-03-05
申请号：CN201110175094.2
申请日：2011-06-22
CPC classification number: H01L29/7813 , H01L29/0619 , H01L29/0661 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/407 , H01L29/66068 , H01L29/7397 , H01L29/7811 , H01L29/8613
Abstract: 本发明涉及一种半导体器件，包括：半导体衬底(4)和电场末端部(13)。半导体衬底(4)包括衬底(1)、设置在所述衬底(1)的表面上的漂移层(2)以及设置在所述漂移层(2)的表面上的基极层(3)。所述半导体衬底(4)被划分为其中设置有半导体元件的单元区和包围所述单元区的外围区。基极部分(3)具有位于贯穿所述单元区和所述外围区的同一平面上的底面，并且提供位于所述外围区中的电场缓和层(3a)。所述电场末端部(13)包围所述电场缓和层(3a)的一部分和所述单元区，并且从所述电场缓和层(3a)的表面穿透所述电场缓和层(3a)到达所述漂移层(2)。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.058 seconds)
