公开(公告)号：CN1263136C

公开(公告)日：2006-07-05

申请号：CN02143725.4

申请日：2002-08-30

Applicant: 株式会社东芝

Inventor： 丹沢徹 ,  梅沢明 ,  高野芳德 ,  志贺仁 ,  渥美滋 ,  田浦忠行

IPC: H01L27/10 ,  G11C11/34

CPC classification number: G11C16/0408 ,  G11C16/08 ,  G11C16/26 ,  G11C29/70

Abstract: 一种非易失性半导体存储器，其特征在于具有：第1和第2非易失性存储片；设置在上述第1和第2非易失性存储片间的区域，分别与上述第1非易失性存储片的位线和上述第2非易失性存储片的位线选择性连接的读取用数据线以及写入校验用数据线，上述读取用数据线和写入校验用数据线为上述第1和第2非易失性存储片共有；与上述读取用数据线连接的读取用传感放大器；与上述写入校验用数据线连接的写入校验用传感放大器；以及与上述写入校验用数据线连接的写入电路。

公开(公告)号：CN105518799A

公开(公告)日：2016-04-20

申请号：CN201380079314.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 山口幸一郎 ,  御明诚 ,  志贺仁 ,  柴田升

IPC: G11C29/00

CPC classification number: G11C29/76 ,  G11C11/406 ,  G11C16/00 ,  G11C16/349 ,  G11C29/021 ,  G11C29/028 ,  G11C29/24 ,  G11C2029/4402

Abstract: 半导体存储装置具有：存储器单元阵列，其具有与存储器单元的至少一部分的多个存储器单元连接的多条字线和包含存储器单元的至少一部分的多个存储器单元的一组在内的多个块；不良信息存储块，其包含与多条字线中的特定的2条以上的字线连接的多个存储器单元，将存储器单元阵列内的不良信息存储到这些存储器单元；第1不良检测部，其读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；第2不良检测部，其在判定为不良时，变更存储器单元的数据的读取电压电平，再次读取不良信息存储块内的存储器单元的数据，进行不良信息存储块的不良判定；以及不良确定部，其在判定为不良时，将不良信息存储块确定为不良。

公开(公告)号：CN1450563A

公开(公告)日：2003-10-22

申请号：CN02151650.2

申请日：2002-12-26

Applicant: 株式会社东芝

Inventor： 原德正 ,  齐藤荣俊 ,  志贺仁 ,  本多泰彦 ,  田浦忠行 ,  加藤秀雄

IPC: G11C16/06 ,  G11C16/26

CPC classification number: G11C8/18 ,  G11C16/32 ,  G11C2216/22

Abstract: 提供半导体集成电路装置及其读出开始触发信号的发生方法。该半导体集成电路装置设有：与存储体0对应的第一存储器单元阵列；与存储体1对应的第二存储器单元阵列；检测输入地址转变，发生第一地址转变信号的第一地址转变信号发生电路；事前检测存储体0或存储体1的自动执行结束，发生第二地址转变信号的第二地址转变信号发生电路；以及读出开始触发器输出电路。读出开始触发器输出电路根据第一地址转变信号和第二地址转变信号，输出读出开始触发信号。

公开(公告)号：CN100431052C

公开(公告)日：2008-11-05

申请号：CN02151650.2

申请日：2002-12-26

Applicant: 株式会社东芝

Inventor： 原德正 ,  齐藤荣俊 ,  志贺仁 ,  本多泰彦 ,  田浦忠行 ,  加藤秀雄

IPC: G11C16/06 ,  G11C16/26

Abstract: 提供半导体集成电路装置及其读出开始触发信号的发生方法。该半导体集成电路装置设有：与存储体0对应的第一存储器单元阵列；与存储体1对应的第二存储器单元阵列；检测输入地址转变，发生第一地址转变信号的第一地址转变信号发生电路；事前检测存储体0或存储体1的自动执行结束，发生第二地址转变信号的第二地址转变信号发生电路以及读出开始触发器输出电路。读出开始触发器输出电路根据第一地址转变信号和第二地址转变信号，输出读出开始触发信号。

公开(公告)号：CN1404151A

公开(公告)日：2003-03-19

申请号：CN02143725.4

申请日：2002-08-30

Applicant: 株式会社东芝

Inventor： 丹沢徹 ,  梅沢明 ,  高野芳德 ,  志贺仁 ,  渥美滋 ,  田浦忠行

IPC: H01L27/10 ,  G11C11/34

CPC classification number: G11C16/0408 ,  G11C16/08 ,  G11C16/26 ,  G11C29/70

Abstract: 一种非易失性半导体存储器，具有第1和第2非易失性存储片、读取用数据线以及写入校验用数据线、读取用传感放大器、写入校验用传感放大器、以及写入电路。上述各数据线设置在第1和第2非易失性存储片间的区域。分别选择性连接到第1非易失性存储片的位线和第2非易失性存储片的位线。上述读取用传感放大器连接到读取用数据线。写入校验用传感放大器和上述写入电路分别连接到写入校验用数据线。