公开(公告)号：CN1345088A

公开(公告)日：2002-04-17

申请号：CN01117608.3

申请日：1995-11-30

Applicant: 松下电器产业株式会社

Inventor： 上本康裕 ,  藤井英治 ,  有田浩二 ,  长野能久 ,  嶋田恭博 ,  吾妻正道 ,  井上敦雄 ,  井筒康文

IPC: H01L21/70 ,  H01L21/283 ,  H01L21/3205

CPC classification number: H01L27/11502 ,  H01L28/40 ,  H01L28/56

Abstract: 本发明揭示一种集成电路用电容元件的其制造方法。该方法包括:在基片上形成钛膜的粘接层,在该粘接层表面形成氧化钛和扩散阻挡层,以及在该扩散阻挡层上依次形成下电极、强介质膜和上电极等工序。

公开(公告)号：CN1180465C

公开(公告)日：2004-12-15

申请号：CN01117608.3

申请日：1995-11-30

Applicant: 松下电器产业株式会社

Inventor： 上本康裕 ,  藤井英治 ,  有田浩二 ,  长野能久 ,  嶋田恭博 ,  吾妻正道 ,  井上敦雄 ,  井筒康文

IPC: H01L21/70 ,  H01L21/283 ,  H01L21/3205

CPC classification number: H01L27/11502 ,  H01L28/40 ,  H01L28/56

Abstract: 本发明揭示一种集成电路用电容元件的其制造方法。该方法包括：在基片上形成钛膜的粘接层，在该粘接层表面形成氧化钛和扩散阻挡层，以及在该扩散阻挡层上依次形成下电极、强介质膜和上电极等工序。

公开(公告)号：CN1076517C

公开(公告)日：2001-12-19

申请号：CN95103180.5

申请日：1995-03-30

Applicant: 松下电器产业株式会社

Inventor： 松元省二 ,  长野能久 ,  嶋田恭博 ,  井筒康文

IPC: H01L21/3065 ,  H01L21/8242

CPC classification number: H01L28/40

Abstract: 本发明揭示一种半导体器件的制造方法，其工序包括，在硅基片上形成氧化硅膜、第1白金膜、介质以及第2白金膜，在1～5Pa低压范围，用溴化氢和氧的混合气体作为蚀刻气体，通过抗蚀保护层膜干刻白金膜及介质。露出第1白金膜时，在5～50Pa高压范围，刻除第1白金膜上未蚀介质后，再在低压范围内干刻第1白金膜，从而在半导体集成电路芯片上形成由上电极、电容绝缘膜和下电极构成的电容元件。此方法解决了掩膜图案清晰度差和电路元件工作欠佳等问题。

公开(公告)号：CN1075243C

公开(公告)日：2001-11-21

申请号：CN95119333.3

申请日：1995-11-30

Applicant: 松下电器产业株式会社

Inventor： 上本康裕 ,  藤井英治 ,  有田浩二 ,  长野能久 ,  嶋田恭博 ,  吾妻正道 ,  井上敦雄 ,  井筒康文

IPC: H01L21/02

CPC classification number: H01L27/11502 ,  H01L28/40 ,  H01L28/56

Abstract: 本发明揭示一种集成电路用电容元件及其制造方法。该方法包括：在基片上形成钛膜的粘接层，在该粘接层表面形成氧化钛和扩散阻挡层，以及在该扩散阻挡层上依次形成下电极、强介质膜和上电极等工序。

公开(公告)号：CN102396064A

公开(公告)日：2012-03-28

申请号：CN201080016594.5

申请日：2010-04-09

Applicant: 松下电器产业株式会社

Inventor： 井筒康文 ,  泽田和幸 ,  原田裕二

IPC: H01L27/06 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L29/78

CPC classification number: H01L21/823418 ,  H01L21/823412 ,  H01L21/823493 ,  H01L27/027 ,  H01L29/66659 ,  H01L29/78 ,  H01L29/7835

Abstract: 一种具有P型Si基板(101)和ESD保护元件(1A)和被保护元件(1B)的半导体装置(1)，ESD保护元件(1A)具有源极N型扩散区域(107A)和高浓度P型扩散区域(103)，该高浓度P型扩散区域覆盖源极N型扩散区域(107A)，从源极N型扩散区域(107A)的下方一直形成到栅极电极(106A)的下方，并且P型杂质浓度高于P型Si基板(101)的基本区域，被保护元件(1B)具有漏极N型扩散区域(108B)和与漏极N型扩散区域(108B)相接的低浓度P型扩散区域(104)，ESD保护元件(1A)的漏极电极(112A)和被保护元件(1B)的漏极电极(112B)相连接，高浓度P型扩散区域(103)的P型杂质浓度高于低浓度P型扩散区域(104)。

公开(公告)号：CN1173403C

公开(公告)日：2004-10-27

申请号：CN98103420.9

申请日：1998-07-24

Applicant: 松下电器产业株式会社

Inventor： 中尾圭策 ,  松田明浩 ,  井筒康文 ,  伊东丰二 ,  三河巧 ,  那须彻 ,  长野能久 ,  田中圭介 ,  久都内知惠

IPC: H01L27/04 ,  H01L21/768 ,  H01L21/283 ,  H01L21/31 ,  H01L21/3205

CPC classification number: H01L28/55

Abstract: 一种半导体装置及其制造方法是在半导体基片上形成由下部电极电容绝缘膜及上部电极组成的电容元件。在层间绝缘膜形成下部电极用接触窗及上部电极用接触窗。在上部电极接触窗的底面和壁面以及层间绝缘膜上的上部电极用的接触窗的周边缘部，形成由氮化钛组成的防止扩散用的导电膜。在含有下部电极用接触窗及上部接触窗的内部的层间绝缘膜上，形成由钛膜、第一氮化钛膜、铝膜及第二氮化钛膜组成的金属布线。