公开(公告)号：CN1983602A

公开(公告)日：2007-06-20

申请号：CN200610166963.4

申请日：2006-12-13

Applicant: 松下电器产业株式会社

Inventor： 守山善也 ,  原田裕二 ,  高桥桂太

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种半导体存储装置，具有：形成于P型阱(1)，且以行列状配置有多个存储单元的存储单元阵列区域(A)；将多个存储单元中排列于同一行的存储单元彼此公共连接的多根字线(13)；和在P型阱(1)与存储单元阵列区域(A)分离形成的保护二极管区域(B)。在保护二极管区域(B)中构成有保护二极管元件，该保护二极管元件由在P型阱(1)的上部形成的N型扩散层(9)和P型阱(1)接合构成，各字线(13)通过延伸至保护二极管区域(B)与N型扩散层(9)直接连接，而与保护二极管元件电连接。因此，在堆积了字线形成用的导电层之后的工序中，也可以保护存储单元不受因字线的带电而引起的高电压的施加的影响。

公开(公告)号：CN1983602B

公开(公告)日：2012-01-04

申请号：CN200610166963.4

申请日：2006-12-13

Applicant: 松下电器产业株式会社

Inventor： 守山善也 ,  原田裕二 ,  高桥桂太

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种半导体存储装置，具有：形成于P型阱(1)，且以行列状配置有多个存储单元的存储单元阵列区域(A)；将多个存储单元中排列于同一行的存储单元彼此公共连接的多根字线(13)；和在P型阱(1)与存储单元阵列区域(A)分离形成的保护二级管区域(B)。在保护二级管区域(B)中构成有保护二级管元件，该保护二级管元件由在P型阱(1)的上部形成的N型扩散层(9)和P型阱(1)接合构成，各字线(13)通过延伸至保护二级管区域(B)与N型扩散层(9)直接连接，而与保护二级管元件电连接。因此，在堆积了字线形成用的导电层之后的工序中，也可以保护存储单元不受因字线的带电而引起的高电压的施加的影响。

公开(公告)号：CN101510558A

公开(公告)日：2009-08-19

申请号：CN200910007504.5

申请日：2009-02-11

Applicant: 松下电器产业株式会社

Inventor： 泽田和幸 ,  原田裕二 ,  庭山雅彦 ,  金子佐一郎 ,  清水克美

IPC: H01L29/72 ,  H01L29/04 ,  H01L21/33 ,  H01L21/263

CPC classification number: H01L29/7393 ,  H01L29/063 ,  H01L29/66325

Abstract: 本发明提供一种电力用半导体装置，可以确保足够的基板强度，同时，可以形成低导通电阻、高耐压，提高开关速度。它包括：形成在P型半导体基板(1)上的N型表面降场区(2)；在半导体基板(1)上部、与表面降场区(2)相邻的P型基区(3)；在基区(3)上、离开表面降场区(2)的N型发射极/源极区(8)；在基区(3)上、与发射极/源极区(8)相邻的P型基极连接区(10)；从发射极/源极区(8)上起、在基区(3)上和表面降场区(2)上形成的栅绝缘膜(6)和栅极(7)；以及在表面降场区(2)上、离开基区(3)的P型集电区(4)。半导体基板(1)被导入了晶格缺陷，使得其电阻值变为由添加在半导体基板(1)的杂质浓度决定的电阻值的2倍以上。

公开(公告)号：CN102396064A

公开(公告)日：2012-03-28

申请号：CN201080016594.5

申请日：2010-04-09

Applicant: 松下电器产业株式会社

Inventor： 井筒康文 ,  泽田和幸 ,  原田裕二

IPC: H01L27/06 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H01L29/78

CPC classification number: H01L21/823418 ,  H01L21/823412 ,  H01L21/823493 ,  H01L27/027 ,  H01L29/66659 ,  H01L29/78 ,  H01L29/7835

Abstract: 一种具有P型Si基板(101)和ESD保护元件(1A)和被保护元件(1B)的半导体装置(1)，ESD保护元件(1A)具有源极N型扩散区域(107A)和高浓度P型扩散区域(103)，该高浓度P型扩散区域覆盖源极N型扩散区域(107A)，从源极N型扩散区域(107A)的下方一直形成到栅极电极(106A)的下方，并且P型杂质浓度高于P型Si基板(101)的基本区域，被保护元件(1B)具有漏极N型扩散区域(108B)和与漏极N型扩散区域(108B)相接的低浓度P型扩散区域(104)，ESD保护元件(1A)的漏极电极(112A)和被保护元件(1B)的漏极电极(112B)相连接，高浓度P型扩散区域(103)的P型杂质浓度高于低浓度P型扩散区域(104)。

公开(公告)号：CN101404284A

公开(公告)日：2009-04-08

申请号：CN200810168914.3

申请日：2008-09-27

Applicant: 松下电器产业株式会社

Inventor： 原田裕二 ,  泽田和幸 ,  庭山雅彦 ,  置田胜昭

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/08 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823462 ,  H01L21/823418

Abstract: 本发明以低成本提供混载有周边电路和抑制导通电阻的上升、具有高ESD抵抗性、闭锁抵抗性的横型高耐压晶体管的半导体装置。N型高浓度源极区域(107)的扩散层深度比N型低浓度源极区域(105b)的更深。另外，在N型低浓度源极区域(105b)的扩散层的下侧形成有P型基板接点区域(115a)。N型MOSFET的N型源极/漏极区域(105a)和横型高耐压MOS晶体管区域(203)的N型低浓度源极区域(105b)通过同一工序形成，P型MOSFET的P型源极/漏极区域(106)和P型基板接点区域(115a、115b)通过同一工序形成。半导体装置及其制造方法。