一种三维动态随机存取存储器封装结构

    公开(公告)号:CN119920775A

    公开(公告)日:2025-05-02

    申请号:CN202411972376.9

    申请日:2024-12-30

    Abstract: 本发明涉及层叠半导体技术领域,尤其是涉及一种三维动态随机存取存储器封装结构。三维动态随机存取存储器封装结构包括衬底、3D DRAM器件和散热部件;所述3D DRAM器件设置在衬底上,所述散热部件设置在3D DRAM器件的上表面;所述衬底上设置有散热通道,所述散热部件的部分结构与散热通道的开口端接触。3D DRAM中,由于多层芯片堆叠,热量在垂直方向上累积,使得底部芯片的散热负担加重,本申请中通过在衬底上设置散热通道,底部芯片的热量可以通过散热通道传递至散热散热部件进行散热,由此,提高了芯片的散热效率。

    3D DRAM的可重构处理器、计算方法、设备及介质

    公开(公告)号:CN119917447A

    公开(公告)日:2025-05-02

    申请号:CN202411883044.3

    申请日:2024-12-19

    Abstract: 本发明提供了一种基于3D DRAM的可重构处理器、计算方法、设备及介质,包括3D DRAM、逻辑电路模块和可重构模块;3D DRAM包括多个3D存储区域,用于分别存储可重构处理器的可重构算子配置信息和调度任务;逻辑电路模块,用于从3D DRAM中获取调度任务的配置数据并解析,根据解析结果确定对应的可重构阵列,根据调度任务配置可重构阵列中的可重构算子,采用已配置的可重构算子运算调度任务;可重构模块包括多个可重构算子,用于根据调度任务的任务类型、多个可重构算子与三维存储区域的距离,重新配置调度任务在多个3D存储区域中的存储位置,以解决进一步提高可重构处理器的计算量和存储量的问题。

    喷头及具有其的化学气相沉积装置

    公开(公告)号:CN114622182B

    公开(公告)日:2024-12-31

    申请号:CN202011435937.3

    申请日:2020-12-10

    Abstract: 本发明属于半导体加工设备技术领域,具体涉及一种喷头及具有其的化学气相沉积装置。所述喷头包括喷头主体,所述喷头主体上形成有多个工艺气体喷孔,所述喷头主体上形成有多个清洁气体喷孔,所述清洁气体喷孔的喷射方向与所述工艺气体喷孔的喷射方向相交,用于向所述工艺气体喷孔周围的所述喷头主体喷射清洁气体。根据本发明的喷头,喷头主体通过清洁气体喷孔向喷头主体的表面喷射清洁气体,将附着在喷头本体表面的有毒气体沉积和副产物气体沉积清理掉,避免沉积在喷头本体表面的沾污影响工艺气体喷孔的尺寸或者其喷射角度,从而保证由喷头喷向基片的工艺气体的均匀性,进而保证化学气相沉积法制得薄膜的均匀性。

    一种金属钴薄膜及其硅化物的制备方法

    公开(公告)号:CN118910580A

    公开(公告)日:2024-11-08

    申请号:CN202410986240.7

    申请日:2024-07-23

    Abstract: 本发明提供了一种金属钴薄膜及其硅化物的制备方法。本发明的金属钴薄膜的制备方法,包括如下步骤:S1:对硅基三维衬底进行预处理,得到预处理硅基三维衬底;S2:将预处理硅基三维衬底置于第一反应腔体中,采用第一气体作为载气,依次脉冲第一钴前驱体和第一反应气体进行第一原子层沉积,在预处理硅基三维衬底上形成钴缓冲层;S3:将形成钴缓冲层的预处理硅基三维衬底置于第二反应腔体中,采用第二气体作为载气,依次脉冲第二钴前驱体和第二反应气体进行第二原子层沉积,在钴缓冲层上形成金属钴薄膜。本发明的金属钴薄膜及其硅化物能够良好地满足新型器件的应用需求。

    环栅自旋量子器件、半导体器件及制备方法

    公开(公告)号:CN116072718B

    公开(公告)日:2024-08-20

    申请号:CN202111285549.6

    申请日:2021-11-01

    Abstract: 本发明提供一种环栅自旋量子单元,包括:纳米线,由半导体材料形成;多个环形栅,沿所述纳米线间隔分布,所述环形栅由导电材料环绕所述纳米线形成;以使相邻两个环形栅之间的纳米线形成一个量子比特。本发明提供的环栅自旋量子单元,能够提供一种小尺寸的自旋量子单元,以使集成的用于量子计算的半导体器件尺寸降低,集成度提高。

    一种存储单元及其制备方法、存储器和电子设备

    公开(公告)号:CN118317599A

    公开(公告)日:2024-07-09

    申请号:CN202410366125.X

    申请日:2024-03-28

    Abstract: 本公开提供了一种存储单元及其制备方法、存储器和电子设备,存储单元包括:衬底、设置在衬底一侧表面的晶体管单元和电容器;电容器包括第一极板、第二极板以及电介质层,第一极板包括电连接的第一电极部和第二电极部;第一电极部为具有朝向远离衬底表面开口的沟槽型电极板,第一电极与沟槽型电极板的外壁电连接;第二电极部包括围绕开口外周设置的水平部和垂直部,水平部在衬底上的正投影与晶体管的第一源漏区在衬底上的正投影之间存在重合区域;第二极板为T字型电极板。本公开对电容器结构进行改进,使其形成上宽下窄的阶梯式电容器结构,实现在不影响存储单元占用面积的情况下增加电容器基板面积,进而提升电容器的容量。

    一种用于半导体量子计算的应变纯化硅衬底及其形成方法

    公开(公告)号:CN112582257B

    公开(公告)日:2024-05-31

    申请号:CN202011321947.4

    申请日:2020-11-23

    Abstract: 本发明公开了一种用于半导体量子计算的应变纯化硅衬底及其形成方法,属于半导体技术领域,用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大、纯化硅的电子迁移率较低的问题。本发明的纯化硅锗衬底包括依次层叠的自然硅支撑衬底、绝缘层、纯化硅锗层和纯化硅层。本发明的形成方法为在基础衬底上外延形成多层硅锗缓冲层和纯化硅锗层,得到施主衬底;提供一自然硅支撑衬底;在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层;将施主衬底与自然硅支撑衬底键合,去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分纯化硅锗层,得到纯化硅锗衬底;在纯化硅锗衬底上外延形成纯化硅层,得到应变纯化硅衬底。本发明的纯化硅锗衬底及其形成方法可用于半导体量子计算。

    DRAM存储单元电路及DRAM存储器
    10.
    发明公开

    公开(公告)号:CN116312686A

    公开(公告)日:2023-06-23

    申请号:CN202310194312.X

    申请日:2023-02-24

    Abstract: 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器,通过设置读取控制组件和存储组件,存储组件包括第一晶体管,该第一晶体管的栅极用于存储由与上述读取控制组件相连的读取写入位线的输入的数据,通过不利用独立电容存储数据的设计方法,相比传统的存储电路单元具有更高的集成密度,极大节省传统技术中独立电容所带来的面积消耗,上述第一晶体管的漏极与上述读取控制组件电连接,在上述DRAM存储单元读取数据的情况下,通过上述读取控制组件的设置隔离了因上述读取存入位线电平变化产生的电势差,避免了使上述第一晶体管的栅极产生电势差,阻止了栅极内存储数据的因电势差产生的流失,从而提供了更好的电荷隔离效果。

Patent Agency Ranking