公开(公告)号：CN113678232A

公开(公告)日：2021-11-19

申请号：CN202080026015.9

申请日：2020-03-12

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二 ,  川澄美纱子

IPC: H01L21/288 ,  C23C18/16 ,  C23C18/18 ,  C23C18/50 ,  C23C18/52 ,  H01L21/28

Abstract: 本发明为一种半导体装置，其具备：表背导通型半导体元件、在所述表背导通型半导体元件上形成的表侧电极、在所述表侧电极上形成的非电解含镍镀层、和在所述非电解含镍镀层上形成的非电解金镀层，在所述非电解含镍镀层的与所述非电解金镀层相接的一侧存在镍浓度低的层，并且所述镍浓度低的层的厚度比所述非电解金镀层的厚度薄。

公开(公告)号：CN111742395A

公开(公告)日：2020-10-02

申请号：CN201980012856.1

申请日：2019-02-01

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二 ,  中村祥太郎

IPC: H01L21/3205 ,  C23C18/20 ,  C23C18/52 ,  H01L21/768 ,  H01L23/522

Abstract: 半导体元件，其为在具有表侧电极及背侧电极的表背导通型基板的至少单侧的电极上依次形成有第一电极及非电解镀层的半导体元件，上述第一电极含有比形成上述电极的金属贵的元素，上述电极形成有上述第一电极，上述第一电极的面积比形成有上述第一电极的所述电极的面积小。

公开(公告)号：CN110197799B

公开(公告)日：2023-07-04

申请号：CN201910128639.0

申请日：2019-02-21

Applicant: 三菱电机株式会社

Inventor： 上野隆二 ,  砂本昌利

IPC: H01L21/67 ,  H01L21/673 ,  H01L21/02

Abstract: 目的在于提供半导体制造装置，其在半导体晶片的被镀面使用无电解镀法形成膜厚的均匀性优异的镀膜。半导体制造装置在保持于能够对多个晶片进行保持的载体的各晶片所具有的被镀面形成镀膜，该半导体制造装置具有：整流机构，其包含设置有多个通孔的整流板，整流板与各晶片的被镀面相面对地保持于载体；浸渍槽，其储存用于形成镀膜的药液，对整流机构和多个晶片进行保持的载体浸渍于药液；以及驱动装置，其在将各晶片与多个通孔的相对位置关系保持为恒定的状态下，使浸渍于浸渍槽的载体摆动。

公开(公告)号：CN107431001B

公开(公告)日：2020-07-17

申请号：CN201680019663.5

申请日：2016-04-01

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二

IPC: H01L21/288 ,  C23C18/16 ,  C23C18/36 ,  C23C18/42 ,  C23C18/52 ,  H01L21/52

Abstract: 本发明的半导体元件(1)在表面背面导通型基板(2)的表面侧电极(3a)以及背面侧电极(3b)上形成有非电解镍磷镀层(4)以及非电解镀金层(5)。表面侧电极(3a)以及背面侧电极(3b)包括铝或者铝合金。另外，形成于表面侧电极(3a)上的非电解镍磷镀层(4)的厚度相对于形成于背面侧电极(3b)上的非电解镍磷镀层(4)的厚度的比例是1.0以上且3.5以下。本发明的半导体元件(1)在通过钎焊安装时能够防止在焊料内部产生空孔。

公开(公告)号：CN110249074A

公开(公告)日：2019-09-17

申请号：CN201880010334.3

申请日：2018-02-07

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二

IPC: C23C18/26 ,  C23C18/42 ,  H01L21/288 ,  H01L21/52 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种在具有表侧电极以及背侧电极的表背导通型基板的至少单侧的电极上形成有非电解镀层的半导体元件。非电解镀层具有非电解镍磷镀层和形成于非电解镍磷镀层上的非电解镀金层，在非电解镀的作为被焊料接合的面的表面形成有多个凹部。

公开(公告)号：CN110249074B

公开(公告)日：2021-11-02

申请号：CN201880010334.3

申请日：2018-02-07

Applicant: 三菱电机株式会社

Inventor： 砂本昌利 ,  上野隆二

IPC: C23C18/26 ,  C23C18/42 ,  H01L21/288 ,  H01L21/52 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种在具有表侧电极以及背侧电极的表背导通型基板的至少单侧的电极上形成有非电解镀层的半导体元件。非电解镀层具有非电解镍磷镀层和形成于非电解镍磷镀层上的非电解镀金层，在非电解镀的作为被焊料接合的面的表面形成有多个凹部。

公开(公告)号：CN109923645A

公开(公告)日：2019-06-21

申请号：CN201680090353.2

申请日：2016-10-28

Applicant: 三菱电机株式会社

Inventor： 上野隆二 ,  砂本昌利

IPC: H01L21/28

Abstract: 目的在于提供能够对上方配置有镍膜的半导体基板的污染进行抑制的技术。半导体装置具备：半导体基板；铝合金膜，其配置于半导体基板的表面以及背面中的至少任意一个面之上；催化剂金属膜，其配置于铝合金膜上方，且具有能够进行析出镍的自催化反应的催化活性；无电解镍镀膜，其配置于催化剂金属膜之上；以及反应物层，其配置于铝合金膜和催化剂金属膜之间，且包含催化剂金属膜的金属。

公开(公告)号：CN106531620A

公开(公告)日：2017-03-22

申请号：CN201610827162.1

申请日：2016-09-14

Applicant: 三菱电机株式会社

Inventor： 中田和成 ,  寺崎芳明 ,  砂本昌利

IPC: H01L21/28

Abstract: 得到一种半导体装置的制造方法，该半导体装置的制造方法能够抑制晶片翘曲，削减制造成本，得到导电性高的Ni膜。在具有彼此相对的第1及第2主面的半导体衬底(1)的第1主面形成第1主电极(9)。在半导体衬底(1)的第2主面形成第2主电极(13)。进行表面活性化处理，该表面活性化处理是对第1及第2主电极(9、13)的表面进行活性化。进行表面清洁化处理，该表面清洁化处理是对第1及第2主电极(9、13)的表面进行清洁化。在表面活性化处理及表面清洁化处理之后，通过湿式成膜法而在第1及第2主电极(9、13)之上分别同时形成含有大于或等于2％的晶体性Ni的第1及第2Ni膜(14、15)。

公开(公告)号：CN109923645B

公开(公告)日：2022-11-01

申请号：CN201680090353.2

申请日：2016-10-28

Applicant: 三菱电机株式会社

Inventor： 上野隆二 ,  砂本昌利

IPC: H01L21/28

Abstract: 目的在于提供能够对上方配置有镍膜的半导体基板的污染进行抑制的技术。半导体装置具备：半导体基板；铝合金膜，其配置于半导体基板的表面以及背面中的至少任意一个面之上；催化剂金属膜，其配置于铝合金膜上方，且具有能够进行析出镍的自催化反应的催化活性；无电解镍镀膜，其配置于催化剂金属膜之上；以及反应物层，其配置于铝合金膜和催化剂金属膜之间，且包含催化剂金属膜的金属。

公开(公告)号：CN106531620B

公开(公告)日：2019-09-27

申请号：CN201610827162.1

申请日：2016-09-14

Applicant: 三菱电机株式会社

Inventor： 中田和成 ,  寺崎芳明 ,  砂本昌利

IPC: H01L21/28

Abstract: 得到一种半导体装置的制造方法，该半导体装置的制造方法能够抑制晶片翘曲，削减制造成本，得到导电性高的Ni膜。在具有彼此相对的第1及第2主面的半导体衬底(1)的第1主面形成第1主电极(9)。在半导体衬底(1)的第2主面形成第2主电极(13)。进行表面活性化处理，该表面活性化处理是对第1及第2主电极(9、13)的表面进行活性化。进行表面清洁化处理，该表面清洁化处理是对第1及第2主电极(9、13)的表面进行清洁化。在表面活性化处理及表面清洁化处理之后，通过湿式成膜法而在第1及第2主电极(9、13)之上分别同时形成含有大于或等于2％的晶体性Ni的第1及第2Ni膜(14、15)。