公开(公告)号：CN107918687B

公开(公告)日：2023-12-01

申请号：CN201710523525.7

申请日：2017-06-30

Applicant: 三星电子株式会社

Inventor： 金宗沅 ,  申在弼 ,  金兑宪 ,  金龙铉 ,  金泰铉 ,  朴琎圭

IPC: G06F30/398 ,  G06F30/392

Abstract: 一种用于评估集成电路中的图案的计算系统及方法。可评估集成电路中的图案，且可基于所述评估制作半导体装置。所述评估可包括：从基于对集成电路进行检验而产生的输入布局数据提取与为相同形状的各设计图案对应的第一图案，并对各所述第一图案进行叠加；基于所述叠加的第一图案，产生所述第一图案的分布数据；基于评估条件及所述分布数据，确定设计图案的评估轮廓；以及通过以各自具有所述评估轮廓的第二图案取代第一图案，产生输出布局数据。可基于所述输出布局数据检测所述集成电路中的弱点。所述制作可包括基于确定出集成电路包括少于临界数量的及/或临界浓度的弱点，将所述集成电路选择性地纳入半导体装置中。

公开(公告)号：CN107918687A

公开(公告)日：2018-04-17

申请号：CN201710523525.7

申请日：2017-06-30

Applicant: 三星电子株式会社

Inventor： 金宗沅 ,  申在弼 ,  金兑宪 ,  金龙铉 ,  金泰铉 ,  朴琎圭

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G06F17/5072

Abstract: 一种用于评估集成电路中的图案的计算系统及方法。可评估集成电路中的图案，且可基于所述评估制作半导体装置。所述评估可包括：从基于对集成电路进行检验而产生的输入布局数据提取与为相同形状的各设计图案对应的第一图案，并对各所述第一图案进行叠加；基于所述叠加的第一图案，产生所述第一图案的分布数据；基于评估条件及所述分布数据，确定设计图案的评估轮廓；以及通过以各自具有所述评估轮廓的第二图案取代第一图案，产生输出布局数据。可基于所述输出布局数据检测所述集成电路中的弱点。所述制作可包括基于确定出集成电路包括少于临界数量的及/或临界浓度的弱点，将所述集成电路选择性地纳入半导体装置中。

公开(公告)号：CN105279306A

公开(公告)日：2016-01-27

申请号：CN201510400408.2

申请日：2015-07-09

Applicant: 三星电子株式会社

Inventor： 申在弼 ,  康彰佑 ,  金宗沅 ,  李昊俊 ,  张圭伯 ,  郑元永

IPC: G06F17/50 ,  G01L5/00

CPC classification number: G06F17/5081 ,  G06F17/5009

Abstract: 本发明提供了检测应力、训练简化模型、释放应力的方法及计算系统。一种对包括了由不同材料形成的第一图案和第二图案的集成电路的应力进行检测的方法，该方法可以包括：确定第一图案的一个或多个应力检测点；将包括了一个或多个应力检测点中的第一应力检测点的区域划分为多个分隔区；计算第二图案在各分隔区处的面积；以及/或者基于第二图案在各分隔区处的面积来检测由第二图案施加至第一图案的第一应力检测点的应力水平。

公开(公告)号：CN116467996A

公开(公告)日：2023-07-21

申请号：CN202310097735.X

申请日：2023-01-19

Applicant: 三星电子株式会社

Inventor： 张铉在 ,  金宗沅 ,  许仁 ,  金赛彬 ,  金铃九 ,  南润俊 ,  郑椙旭 ,  车文铉

IPC: G06F30/392 ,  G06F115/12

Abstract: 一种模拟由半导体工艺制造的集成电路的布局的方法，包括：从定义布局的布局数据中提取多个图案布局；通过放大多个图案布局和从半导体工艺提供的至少一个参数来生成训练数据；通过对训练数据进行采样生成样本数据；从样本数据生成包括三维阵列的特征数据；将样本数据和特征数据分别提供给模拟器和机器学习模型；以及基于机器学习模型的输出和模拟器的输出训练机器学习模型。

公开(公告)号：CN113870173A

公开(公告)日：2021-12-31

申请号：CN202110724775.3

申请日：2021-06-29

Applicant: 三星电子株式会社

Inventor： 金泰勋 ,  郑在皓 ,  高汀勋 ,  金宗沅 ,  郑叡真 ,  郑椙旭

IPC: G06T7/00 ,  G06N3/04 ,  G06N3/08 ,  G06N20/00 ,  H01L21/027

Abstract: 一种用于半导体制造工艺的邻近校正方法，包括：从多个样本区域产生多条原始图像数据，其中样本区域从半导体制造工艺中使用的布局数据中选择；从多条原始图像数据中去除彼此重叠的一些条原始图像数据，导致多条输入图像数据；将多条输入图像数据输入到机器学习模型；从机器学习模型获得包括在多条输入图像数据中的目标图案的临界尺寸的预测值；在半导体制造工艺在其上被执行的半导体衬底上测量对应于目标图案的实际图案的临界尺寸的结果值；以及使用预测值和结果值来执行机器学习模型的学习。

公开(公告)号：CN105279306B

公开(公告)日：2021-05-18

申请号：CN201510400408.2

申请日：2015-07-09

Applicant: 三星电子株式会社

Inventor： 申在弼 ,  康彰佑 ,  金宗沅 ,  李昊俊 ,  张圭伯 ,  郑元永

IPC: G06F30/398 ,  G06F30/20

Abstract: 本发明提供了检测应力、训练简化模型、释放应力的方法及计算系统。一种对包括了由不同材料形成的第一图案和第二图案的集成电路的应力进行检测的方法，该方法可以包括：确定第一图案的一个或多个应力检测点；将包括了一个或多个应力检测点中的第一应力检测点的区域划分为多个分隔区；计算第二图案在各分隔区处的面积；以及/或者基于第二图案在各分隔区处的面积来检测由第二图案施加至第一图案的第一应力检测点的应力水平。