半导体器件
    1.
    发明公开

    公开(公告)号:CN109037216A

    公开(公告)日:2018-12-18

    申请号:CN201810556184.8

    申请日:2018-05-31

    Inventor: 郑臻愚 千宽永

    Abstract: 本发明提供一种半导体器件,其包含衬底、在衬底中的第一接触件、第二接触件、第三接触件以及第四接触件,以及分别在第一接触件、第二接触件、第三接触件以及第四接触件上的第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍,第二有源鳍和第三有源鳍在第一方向上交叠。第一栅电极、第二栅电极以及第三栅电极在第一方向上纵向延伸,第一栅电极和第二栅电极分别设置在第一有源鳍和第四有源鳍中的侧表面上,且第三栅电极设置在第二有源鳍和第三有源鳍的侧表面上。第一顶部接触件在第一有源鳍和第二有源鳍上且第二顶部接触件在第三有源鳍和第四有源鳍上。本发明的半导体器件可防止晶体管的性能或耐久度未预期地劣化而具有较高的稳定性。

    半导体器件
    2.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118073359A

    公开(公告)日:2024-05-24

    申请号:CN202310855056.4

    申请日:2023-07-12

    Abstract: 一种半导体器件包括逻辑单元,该逻辑单元包括第一导线、第一电力线、在第一导线和第一电力线上的第二导线、以及在第二导线上的第三导线和第二电力线。第一导线、第一电力线、第三导线和第二电力线沿第一方向延伸,第二导线沿与第一方向交叉的第二方向延伸,第二导线包括靠近逻辑单元的边界的分离区域,分离区域基于逻辑单元的边界以锯齿形式交替地位于下侧和上侧。除了与第二导线的分离区域相邻的点之外,第一导线和第二导线与第一导线和第二导线能够连接到的第一命中点重叠。

    半导体器件
    3.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN112420707A

    公开(公告)日:2021-02-26

    申请号:CN202010841469.3

    申请日:2020-08-20

    Abstract: 一种半导体器件,其包括:衬底;在衬底的上部上的第一至第三有源图案,有源图案在第一方向上顺序地布置并且在与第一方向交叉的第二方向上延伸;分别连接到第一至第三有源图案的第一至第三电源轨,其中第二有源图案在第一方向上的宽度是第一有源图案在第一方向上的宽度的至少两倍,并且是第三有源图案在第一方向上的宽度的至少两倍,第一有源图案不与第一电源轨垂直地重叠,第二有源图案与第二电源轨垂直地重叠,并且第三有源图案不与第三电源轨垂直地重叠。

    半导体器件
    4.
    发明授权

    公开(公告)号:CN109087915B

    公开(公告)日:2023-09-12

    申请号:CN201810587258.4

    申请日:2018-06-06

    Abstract: 提供了半导体器件。一种半导体器件包括栅极结构和邻近的接触。半导体器件包括连接到接触的连接器。在一些实施方式中,半导体器件包括连接到连接器的布线图案。此外,在一些实施方式中,连接器和半导体器件的第一单元与第二单元之间的边界相邻。

    半导体器件
    5.
    发明公开

    公开(公告)号:CN109087915A

    公开(公告)日:2018-12-25

    申请号:CN201810587258.4

    申请日:2018-06-06

    Abstract: 提供了半导体器件。一种半导体器件包括栅极结构和邻近的接触。半导体器件包括连接到接触的连接器。在一些实施方式中,半导体器件包括连接到连接器的布线图案。此外,在一些实施方式中,连接器和半导体器件的第一单元与第二单元之间的边界相邻。

    半导体器件
    6.
    发明授权

    公开(公告)号:CN109037216B

    公开(公告)日:2024-03-01

    申请号:CN201810556184.8

    申请日:2018-05-31

    Inventor: 郑臻愚 千宽永

    Abstract: 本发明提供一种半导体器件,其包含衬底、在衬底中的第一接触件、第二接触件、第三接触件以及第四接触件,以及分别在第一接触件、第二接触件、第三接触件以及第四接触件上的第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍,第二有源鳍和第三有源鳍在第一方向上交叠。第一栅电极、第二栅电极以及第三栅电极在第一方向上纵向延伸,第一栅电极和第二栅电极分别设置在第一有源鳍和第四有源鳍中的侧表面上,且第三栅电极设置在第二有源鳍和第三有源鳍的侧表面上。第一顶部接触件在第一有源鳍和第二有源鳍上且第二顶部接触件在第三有源鳍和第四有源鳍上。本发明的半导体器件可防止晶体管的性能或耐久度未预期地劣化而具有较

    制造包括纳米片的集成电路的方法和计算系统

    公开(公告)号:CN112883680A

    公开(公告)日:2021-06-01

    申请号:CN202011310722.9

    申请日:2020-11-20

    Abstract: 提供了制造包括纳米片的集成电路的方法和计算系统。所述制造集成电路的方法包括:通过对定义所述集成电路的标准单元进行布局和布线,生成所述集成电路的布图数据,所述标准单元包括纳米片;通过使用所述布图数据执行所述集成电路的时序分析,生成时序分析数据;以及通过基于所述时序分析数据和所布局的所述标准单元的所述纳米片的形状对定义所述集成电路的所述标准单元进行重新布局和重新布线,重新生成所述集成电路的布图数据。

    包括标准单元的半导体器件和集成电路

    公开(公告)号:CN111799252A

    公开(公告)日:2020-10-20

    申请号:CN201911254150.4

    申请日:2019-12-06

    Abstract: 公开了一种半导体器件,包括:在第一方向上延伸的第一有源区和第二有源区;第一有源区与第二有源区之间的场区域;栅极结构,包括上部栅电极和下部栅电极,上部栅电极与第一有源区重叠并在与第一方向交叉的第二方向上延伸,下部栅电极与第二有源区重叠,在第二方向上延伸,并且与上部栅电极在同一个线上;上部栅电极和下部栅电极之间的栅极隔离层;源极/漏极区,在上部栅电极的相应侧上;接触跨接线,在第二有源区中与上部栅电极交叉,并且将源极/漏极区电连接;以及第一上部触点,在场区域中沿第二方向延伸,并且与下部栅电极和栅极隔离层重叠,其中,上部栅电极是虚设栅电极。

Patent Agency Ranking